

Санкт-Петербургский государственный университет

На правах рукописи

Подкопаев Антон Викторович

**ОПЕРАЦИОННЫЕ МЕТОДЫ В ПРИЛОЖЕНИИ К СЛАБЫМ
МОДЕЛЯМ ПАМЯТИ**

Специальность 05.13.11 —

«Математическое и программное обеспечение вычислительных машин,
комплексов и компьютерных сетей»

Диссертация на соискание учёной степени
кандидата физико-математических наук

Научный руководитель:
доктор технических наук, доцент, профессор кафедры системного
программирования
КОЗНОВ Дмитрий Владимирович

Санкт-Петербург — 2018

Содержание

	Стр.
Введение	6
Глава 1. Обзор предметной области	12
1.1 Модели памяти и слабые сценарии поведения	12
1.2 Требования к моделям памяти	14
1.2.1 Корректность компиляторных оптимизаций	15
1.2.2 Наличие эффективной схемы компиляции	17
1.2.3 Гарантии программисту	19
1.3 Существующие модели памяти языков программирования	20
1.3.1 Виды моделей памяти	21
1.3.2 Модель памяти Java	21
1.3.3 Модель памяти C/C++	24
1.3.4 Теоретические модели памяти	30
1.4 Выводы	32
Глава 2. Операционная модель памяти C/C++11	33
2.1 Основные понятия	33
2.1.1 Память и базовый фронт	33
2.1.2 Синхронизация потоков	35
2.1.3 Операционные буфера	36
2.1.4 Спекулятивное исполнение	37
2.1.5 sc-инструкции	39
2.1.6 Неатомарные обращения	40
2.1.7 Потребляющие чтения	41
2.1.8 Соединение потоков	42
2.1.9 Расслабленные обращения и синхронизация	43
2.2 Формальное описание модели	46
2.2.1 Синтаксис языка модели и базовые правила редукции	46
2.2.2 Представление памяти и фронтов	48
2.2.3 Высвобождающие и приобретающие обращения	50
2.2.4 sc-инструкции	51
2.2.5 Неатомарные обращения	52

	Стр.	
2.2.6	Потребляющие чтения	54
2.2.7	Расслабленные обращения	55
2.2.8	Отложенные операции и спекулятивное исполнение	56
2.3	Интерпретация и тестирование модели	58
2.3.1	“Лакмусовые” тесты	59
2.3.2	Проверка модели на примере RCU-структуры	62
2.4	Выводы	68
 Глава 3. Корректность компиляции из обещающей модели в		
	операционную модель ARMv8 POP	69
3.1	Мотивация доказательства корректности компиляции	69
3.2	Описание моделей на примерах	70
3.2.1	Модель ARMv8 POP	71
3.2.2	Абстрактная подсистема памяти: POP	73
3.2.3	Обещающая модель	78
3.3	Основные идеи доказательства корректности компиляции	82
3.4	Формальное определение модели ARMv8 POP	85
3.5	Формальное определение обещающей модели	92
3.6	Промежуточная машина ARM+ τ	95
3.6.1	Свойства подсистемы памяти модели ARMv8 POP	96
3.6.2	Модель ARMv8 POP и метки времени	98
3.6.3	Определение машины ARM+ τ	99
3.6.4	Симуляция модели ARMv8 POP	102
3.6.5	Фронты машины ARM+ τ	104
3.7	Доказательство корректности компиляции	106
3.8	Выводы	111
 Глава 4. Корректность компиляции из обещающей модели в		
	аксиоматическую модель ARMv8.3	112
4.1	Модель ARMv8.3	113
4.2	Структура доказательства корректности компиляции	116
4.3	Обход ARM-согласованного сценария	117
4.4	Аналоги фронтов для ARM-согласованного сценария	121
4.5	Доказательство корректности компиляции	122

	Стр.
4.6 Выводы	124
Заключение	126
Список сокращений и условных обозначений	127
Список литературы	128
Список рисунков	140
Список таблиц	142
Приложение А. Каталог тестов для модели C/C++11	143
A.1 Буферизация записи, SB	143
A.2 Буферизация чтения, LB	144
A.3 Передача сообщения, MP	147
A.4 Корректность повторного чтения, CoRR	150
A.5 Независимые чтения независимых записей, IRIW	150
A.6 Зависимость запись-чтение, WRC	151
A.7 “Значения из воздуха”, OOTA	153
A.8 Независимые записи, WR	153
A.9 Спекулятивное исполнение, SE	154
A.10 ARM-weak	156
A.11 Блокировки	156
Приложение Б. Правила переходов и вспомогательные функции машины ARMv8 POP	158
Приложение В. Доказательство вспомогательных лемм о симуляции модели ARM+τ	163
В.1 Базовые леммы	163
В.2 Сертификация	169
В.2.1 Структура доказательства теоремы о сертификации	169
В.2.2 Описание вспомогательного отношения	171
В.2.3 Доказательство лемм и теоремы о сертификации	173

	Стр.
Приложение Г. Представление программ	179
Г.1 Помеченная система переходов	179
Г.2 Предзапуски	180
Г.3 Связь между системой переходов и предзапусками	182
 Приложение Д. Доказательство леммы о шаге симуляции	
обещающей модели и обхода сценария ARMv8.3	184

Введение

Актуальность темы. Многопоточные программы являются источниками специфических, трудно обнаружимых ошибок, таких как состояние гонки, взаимная блокировка и др. Эти ошибки могут воспроизводиться очень редко, например, в одном из 10 тысяч запусков программы, однако даже это может быть критично. В связи с этим необходимо иметь специализированные методы для анализа многопоточных программ. Ключевым аспектом любого анализа программ является наличие хорошо определенной семантики языка программирования. Семантики языков программирования и систем (процессоров) с многопоточностью называют *моделями памяти* (memory model, MM).

Наиболее простой и естественной моделью памяти является *последовательная консистентность* (sequential consistency, SC) [1]; она подразумевает, что каждый сценарий поведения многопоточной программы может быть получен некоторым поочередным исполнением команд её потоков на одном ядре (процессоре). Однако эта модель не способна описать все сценарии поведения, встречаемые на практике. Сценарии поведения, которые не могут быть описаны моделью SC, называются *слабыми*.

Слабыми сценариями поведения обладают некоторые многопоточные программы с неблокирующей синхронизацией потоков. Это является следствием обработки программ оптимизирующими компиляторами и их исполнением на суперскалярных процессорах. Поскольку алгоритмы на базе неблокирующей синхронизации всё чаще используются при разработке важных и высокопроизводительных систем, таких как ядро Linux и системы управления базами данных, то слабые сценарии поведения требуют тщательного изучения.

Модели памяти, допускающие слабые сценарии поведения программ, называются *слабыми* (weak memory models) [2]. На данный момент научное сообщество в тесном сотрудничестве с индустрией разработало и продолжает совершенствовать множество таких моделей для языков программирования и процессорных архитектур. При этом процессорные и языковые модели существенно влияют на друг друга. Так, модель процессора должна отражать сценарии поведения, наблюдаемые при запуске программ на существующих процессорах, и оставлять возможности для развития обратно совместимых архитектур. В то же время, языковая модель должна предоставлять разумные и удобные абстракции для программиста, а также допускать основные компиляторные оптимизации и быть совме-

стимой с моделям целевых архитектур, т.е. поддерживать эффективную трансляцию в низкоуровневый код без изменения семантики программы.

Существующие модели памяти для наиболее популярных языков программирования обладают рядом недостатков. Так, известно, что модель памяти Java [3] некорректна по отношению к базовым оптимизациям, а модель памяти C/C++11 [4] разрешает сценарии поведения программ, в которых появляются “значения из воздуха” (out-of-thin-air values) [5]. Модель памяти имеет проблему “значений из воздуха”, если для программы без арифметики, в которой явным образом не встречается некоторая константа, (например, 42) допустим сценарий поведения, в котором эта константа появляется (например, записывается в память или читается из памяти). Такие сценарии не проявляются на практике, но тот факт, что модель C/C++11 их допускает, не позволяет формально доказывать многие полезные свойства программ в рамках этой модели. Наличие проблемы “значений из воздуха” связано с тем, что модель C/C++11 задана декларативно (аксиоматически), при этом сценарий поведения программы в рамках модели определяется как некоторая монолитная структура (граф), а не как последовательность действий некоторой абстрактной машины. Это оставляет открытым вопрос об интеграции модели с остальными компонентами языка, которые в стандарте C/C++11 определены операционно.

Таким образом, для развития инструментов анализа многопоточных программ необходимо разработать операционные подходы к заданию слабых моделей памяти.

Степень разработанности темы. С 1990-х годов велась работа по разработке семантики многопоточности с учетом слабых сценариев поведения. Формальные модели для наиболее распространенных процессорных архитектур (x86, Power, ARM) были разработаны J. Alglave, S. Ishtiaq, L. Maranget, F. Zappa Nardelli, S. Sarkar, P. Sewell и др. исследователями [6–8]. Новые версии моделей продолжают появляться в связи с развитием процессорных архитектур. В частности, в 2016 и 2017 годах были представлены модели памяти для архитектур ARMv8.0 и ARMv8.3 [9, 10]. В 1995 году была стандартизована слабая модель памяти для языка Java [3]; в дальнейшем модель существенно менялась вплоть до 2005 года. В 2011 году появилась аксиоматическая модель памяти для языков C/C++ [4].

В 2017 году исследователи J. Kang, С.-К. Hur, O. Lahav, V. Vafeiadis и D. Dreyer представили обещающую модель памяти (promising memory model,

Promise) [11], которая является перспективным решением проблемы задания семантики для языка с многопоточностью. Авторы доказали, что модель допускает большинство необходимых оптимизаций, а также показали корректность эффективных схем компиляции в архитектуры x86 и Power. Открытым остался вопрос о корректности компиляции в архитектуру ARM.

Целью данной работы является исследование применимости операционных подходов для описания реалистичных моделей памяти и анализа многопоточных программ на примере языков C/C++.

Для достижения поставленной цели были сформулированы следующие **задачи**.

1. Разработать операционную модель памяти C/C++11, свободную от проблемы “значений из воздуха”.
2. Доказать корректность эффективной схемы компиляции из существенного подмножества обещающей модели в операционную модель памяти ARMv8 POP.
3. Доказать корректность эффективной схемы компиляции из существенного подмножества обещающей модели в аксиоматическую модель памяти ARMv8.3.

Постановка цели и задач исследования соответствует следующим пунктам паспорта специальности 05.13.11: модели, методы и алгоритмы проектирования и анализа программ и программных систем, их эквивалентных преобразований, верификации и тестирования (пункт 1); языки программирования и системы программирования, семантика программ (пункт 2); модели и методы создания программ и программных систем для параллельной и распределенной обработки данных, языки и инструментальные средства параллельного программирования (пункт 8).

Методология и методы исследования. Методология исследования базируется на подходах информатики к описанию и анализу формальных семантик языков программирования.

В работе используется представление операционной семантики программы с помощью помеченной системы переходов [12], а также метода вычислительных контекстов, предложенного M. Felleisen [13]. Для доказательств корректности компиляции используется техника прямой симуляции [14, 15]. Программная реализация интерпретатора операционной модели памяти C/C++11 выполнена на

языке Racket [16, 17] с использованием предметно-ориентированного расширения PLT/Redex [18, 19].

Основные положения, выносимые на защиту.

1. Предложена операционная модель памяти C/C++11, для этой модели реализован интерпретатор.
2. Доказана корректность компиляции из существенного подмножества обещающей модели в операционную модель памяти ARMv8 POP.
3. Доказана корректность компиляции из существенного подмножества обещающей модели в аксиоматическую модель памяти ARMv8.3.

Научная новизна результатов, полученных в рамках исследования, заключается в следующем.

1. Альтернативная модель памяти для стандарта C/C++11, предложенная в работе, отличается от обещающей модели памяти [11] тем, что является запускаемой, т.е. для нее возможно создание интерпретатора (что и было выполнено в рамках данной диссертационной работы). Это отличие является следствием того, что для получения эффекта отложенного чтения предложенная модель использует синтаксический подход (буферизация инструкций), тогда как обещающая модель — семантический (обещание потоком сделать запись в будущем).
2. Доказательство корректности компиляции из обещающей модели памяти в аксиоматическую модель ARMv8.3 [10] не опирается на специфические свойства целевой модели, такие как представимость модели в виде набора оптимизаций поверх более строгой модели. Это отличает его от аналогичных доказательств для моделей x86 и Power (работы O. Lahav, V.Vafeiadis и других [11, 20]).
3. Доказательства корректности компиляции из обещающей модели памяти в модели ARMv8 POP [9] и ARMv8.3 [10], представленные в работе, являются первыми результатами о компиляции для данных моделей.

Теоретическая и практическая значимость работы. Диссертационное исследование предлагает новый операционный способ представления реалистичной семантики многопоточности с помощью меток времени и фронтов, который может быть полезен при верификации многопоточных программ с неблокирующей синхронизацией, а также при анализе реализации примитивов блокирующей синхронизации.

Предложенный в диссертационном исследовании метод доказательства корректности компиляции из обещающей в аксиоматические модели памяти может быть использован для доказательств корректности компиляции из обещающей модели в архитектуры других процессоров. Последнее актуально в свете того, что в комитетах по стандартизации языков С и С++ активно обсуждается вопрос о смене модели памяти, и обещающая модель является одной из возможных альтернатив.

Степень достоверности и апробация результатов. Достоверность и обоснованность результатов исследования обеспечивается формальными доказательствами, а также инженерными экспериментами. Полученные результаты согласуются с результатами, установленными другими авторами.

Основные результаты работы докладывались на следующих научных конференциях и семинарах: внутренний семинар ННГУ им. Лобачевского (13 декабря 2017, Нижний Новгород, Россия), открытая конференция ИСП РАН им. В.П. Иванникова (30 ноября–1 декабря 2017, РАН, Москва, Россия), семинар “Технологии разработки и анализа программ” (16 ноября 2017, ИСП РАН, Москва, Россия), внутренние семинары School of Computing of the University of Kent (август 2017, Кентербери, Великобритания), внутренние семинары Department of Computer Science of UCL (август 2017, Лондон, Великобритания), внутренние семинары MPI-SWS (май 2017, Кайзерслаутерн, Германия), The European Conference on Object-Oriented Programming (ECOOP, 18–23 июня 2017, Барселона, Испания), конференция “Языки программирования и компиляторы” (PLC, 3–5 апреля 2017, Ростов-на-Дону, Россия), Verified Trustworthy Software Systems workshop (VTSS, 4-7 апреля 2016, Лондон, Великобритания), POPL 2016 Student Research Competition (21 января 2016, Санкт-Петербург, Флорида, США).

Публикации по теме диссертации. Основные результаты по теме диссертации изложены в пяти печатных работах, зарегистрированных в РИНЦ. Из них две статьи изданы в журналах из “Перечня рецензируемых научных изданий, в которых должны быть опубликованы основные научные результаты диссертаций на соискание ученой степени кандидата наук, на соискание ученой степени доктора наук”, сформированного согласно требованиям, установленным Министерством образования и науки Российской Федерации. Одна статья опубликована в издании, входящем в базы цитирования SCOPUS и Web of Science.

Личный вклад автора в публикациях, выполненных с соавторами, распределён следующим образом. В статьях [21,22] автор предложил схему доказательства

корректности компиляции для аксиоматических семантик и выполнил само доказательство для модели ARMv8.3; соавторы участвовали в обсуждении основных идей доказательства. В работах [23,24] автор выполнил формализацию семантики ARMv8 POP и доказал корректность компиляции методом симуляции; соавторы участвовали в обсуждении идей доказательства и редактировали тексты статей. В работе [25] личный вклад автора заключается в предложении идеи меток времени и фронтов как способа операционного задания модели памяти, а также в создании компонентного метода задания семантики и реализации интерпретатора; соавторы предложили синтаксический способ обработки отложенных операций.

Благодарности.

Я хочу выразить признательность своим коллегам, друзьям и семье, присутствие которых в моей жизни сделало эту работу возможной. Начать я хотел бы с выражения благодарности Д. Ю. Булычеву, А. В. Иванову и компании JetBrains, которые предоставили мне уникальную возможность заниматься наукой как основной деятельностью. Я признателен своему научному руководителю Д. В. Кознову, который помог мне пройти через тернистый путь создания диссертации. Я благодарен И. Д. Сергею и А. Наневски (A. Nanevski) за бескорыстную поддержку и руководство моей работой на первых этапах. Я хотел бы выразить признательность старшим коллегам В. Вафеядису (V. Vafeiadis) и О. Лахаву (O. Lahav) за помощь в исследованиях и сотрудничество. Я очень благодарен коллективам MPI-SWS, IMDEA Software и кафедры системного программирования, а также лично А. Н. Терехову за создание душевной и плодотворной атмосферы для работы.

Я признателен за удивительную отзывчивость и дружбу Д. А. Березуну, за помощь в тяжелейших ситуациях и человеческую доброту А. М. Карачуну, за немыслимые поддержку и понимание А. В., Т. П. и В. Е. Турецким и моей семье. Я горячо признателен моей маме за её самоотверженное стремление помочь мне на каждом этапе моей жизни. Я безмерно благодарен моему папе за всё.

Глава 1. Обзор предметной области

В данной главе вводятся основные понятия, использующиеся в этом диссертационном исследовании: модель памяти, слабая модель памяти и др. — а также приводятся примеры. Рассматриваются существующие модели памяти языков программирования и процессорных архитектур, а также требования, предъявляемые к ним. Приводится описание проблемы “значений из воздуха” (ООТА, out-of-thin-air values). Подробно описывается модель памяти C/C++11 [4]. В конце главы приведены выводы о состоянии предметной области и о существующих открытых проблемах.

1.1 Модели памяти и слабые сценарии поведения

В диссертационном исследовании под *моделью памяти* понимается семантика системы с многопоточностью, и рассматриваются два типа таких систем: языки программирования и процессорные архитектуры.

Модели памяти разделяются по принципу того, какие ограничения на сценарии поведения программ они накладывают [26]. Так, *строгая консистентность* гарантирует, что любая запись в память становится мгновенно видна всем потокам в системе. Эта модель требует наличия некоторого абсолютного счётчика времени, разделяемого всеми потоками системы, что зачастую является недостижимым. Менее строгая модель *последовательной консистентности* [1] (SC, sequential consistency) предполагает, что любой сценарий поведения может быть получен исполнением потоков на одном вычислительном ядре с вытесняющей многозадачностью. Это означает, что все операции над памятью, совершаемые потоками в рамках одного сценария поведения, могут быть упорядочены, и полученный порядок согласуется с порядком инструкций в самих потоках. Сценарии поведения программ, которые не могут быть получены в рамках модели SC, называются *слабыми*, а модели, допускающие слабые сценарии поведения, — *слабыми моделями памяти* [2].

Несмотря на то, что модель SC кажется наиболее естественной, а статья [1], в которой эта модель описывается, называется “How to make a multiprocessor computer that correctly executes multiprocess programs”, современные процессорные архитектуры и языки программирования активно используют слабые модели памяти. Это связано с тем, что такие модели позволяют реализовать большее

число оптимизаций как на уровне процессора [27], так и на уровне компилятора [28, 29], что увеличивает производительность программ.

Рассмотрим следующую программу MP (message passing, передача сообщения):

$$\begin{array}{l} [x] := 0; [y] := 0; \\ [x] := 1; \parallel a := [y]; //1 \\ [y] := 1 \parallel b := [x] //0 \end{array} \quad (\text{MP})$$

Эта программа является упрощенным примером передачи данных между потоками. Первый поток записывает данные в локацию x и потом выставляет флаг (локация y), что данные подготовлены; в свою очередь второй поток проверяет этот флаг, а потом читает данные. Модель SC гарантирует, что если второй поток увидел, что флаг выставлен ($a = 1$), то он увидит и подготовленные данные ($b = 1$). Тем не менее, эта программа имеет слабый сценарий поведения с результатом $[a = 1, b = 0]$ на таких архитектурах как Power и ARM.

С чем связано то, что на упомянутых выше архитектурах возможен результат $[a = 1, b = 0]$? Оптимизирующий процессор при исполнении программы может выполнить независимые инструкции не по порядку. Поскольку первая и вторая инструкции в левом потоке являются обращениями к разным локациям, то процессор может выполнить сначала вторую запись, а потом первую. То же самое верно и для инструкций в правом потоке. После исполнения инструкций не по порядку хотя бы в одном потоке результат $[a = 1, b = 0]$ становится возможным.

Такой сценарий поведения также разрешается моделями памяти некоторых языков программирования, например, стандартами языков C11 [30] и C++11 [31], поскольку оптимизирующий компилятор должен иметь возможность переупорядочить независимые обращения к памяти.

О корректности программы MP. Гонки по данным

С точки зрения некоторых языков программирования программа MP может считаться некорректной, т.к. в этой программе есть *гонка по данным* [32].

Определение 1. В программе имеется *гонка по данным* (data race), если в некотором её сценарии поведения существуют два неупорядоченных обращения к одной и той же ячейке памяти, причём, как минимум, одно из этих обращений является операцией записи.

Данное определение не является формальным, т.к. здесь не определяется порядок на операциях над памятью. Это связано с тем, что в разных моделях этот порядок определяется существенно по-разному. По сути, два обращения неупорядочены, если порядок их исполнения определяется не логикой программы, а внешними факторами, такими как, например, диспетчеризация потоков.

В отсутствии гонок по данным большинство слабых моделей памяти гарантируют, что все сценарии поведения являются SC-поведениями. Для того, чтобы добиться отсутствия гонок даже при использовании общей памяти (shared memory), применяют *блокировки* (locks), которые упорядочивают обращения к разделяемому ресурсу.

Как следствие, один из способов задать модель памяти для языка программирования выглядит следующим образом: если в программе нет гонок по данным, то её поведение определяется моделью SC, иначе программа является некорректной и обладает неопределенным поведением (undefined behavior). У такого способа есть, как минимум, два недостатка. Во-первых, языки программирования (например, Java), стремясь обеспечить *типобезопасность* (type safety), не могут использовать такой способ задания семантики, т.к. гарантируют, что программа не может иметь неопределенное поведение, если она прошла проверку типов, а наличие или отсутствие гонок по данным не может быть проверено статически. Во-вторых, многие высокопроизводительные алгоритмы многопоточного программирования используют парадигму *неблокирующей синхронизации* (non-blocking synchronization), которая существенным образом опирается на гонки по данным. Более того, в большинстве случаев реализация самих блокировок использует гонки по данным, что делает невозможным рассуждения о ней в рамках приведенной выше упрощенной модели.

Из вышесказанного следует, что модель памяти промышленного языка программирования должна обеспечивать корректную семантику, как минимум, для некоторого множества программ с гонками по данным.

1.2 Требования к моделям памяти

На данный момент имеется множество моделей памяти как для процессорных архитектур [6, 7, 9, 10, 33, 34], так и для языков программирования [1, 3, 4, 35–40]. Существенным отличием между этими группами моделей являются предъявляемые к ним требования.

Модели процессорных архитектур должны описывать сценарии поведения существующих процессоров, а также оставлять пространство для возможных оптимизаций для следующих версий процессоров. Кроме того, такие модели зачастую либо заданы *операционно*, т.е. в терминах некоторой абстрактной машины [41], либо имеют эквивалентное операционное представление. Это позволяет определить модель в терминах, близких и понятных разработчикам архитектуры, а также дать разработчикам компиляторов интуитивно понятное представление об исполнении программы.

Модель памяти языка программирования должна быть представлена таким образом, чтобы, с одной стороны, она разрешала манипуляции над кодом программы, совершаемые в рамках компиляторных оптимизаций, и давала возможность эффективно компилировать программы в целевую процессорную архитектуру, а, с другой стороны, предоставляла разумные гарантии для программиста. Эти требования до некоторой степени противоречат друг другу, поэтому хорошая модель соблюдает баланс между ними. Для того, чтобы понять, в чём заключается противоречие данных требований, остановимся на них подробнее.

1.2.1 Корректность компиляторных оптимизаций

Пусть есть некоторый язык программирования L^1 и его модель памяти M (memory model). Тогда под *семантикой программы P на языке L в модели M* будет пониматься множество возможных сценариев поведения P в M . Это множество будет обозначаться $\llbracket P \rrbracket_M$. *Оптимизацией над программами в языке L* мы будем называть функцию opt , действующую из множества программ на языке L в него же.

Определение 2. Оптимизация $\text{opt} : L \rightarrow L$ называется *корректной в модели M* , $\text{CorrectOpt}_M(\text{opt})$, если для любой программы P на языке L семантика оптимизированной программы $\text{opt}(P)$ является подмножеством семантики изначальной программы P :

$$\forall \text{opt} : L \rightarrow L. \text{CorrectOpt}_M(\text{opt}) \Leftrightarrow (\forall P \in L. \llbracket \text{opt}(P) \rrbracket_M \subseteq \llbracket P \rrbracket_M).$$

Какие компиляторные оптимизации должны быть корректны в рамках модели памяти языка программирования? К сожалению, на данный момент не су-

¹Здесь язык программирования рассматривается как множество высказываний (в нашем случае — программ) на этом языке.

существует полного списка таких оптимизаций, однако из работ [42–44] можно выделить пять основных групп.

1. Локальные оптимизации, не меняющие обращения к памяти. Например, удаление условных переходов, зависящих от заведомо ложного условия:

$$\begin{array}{l}
 a := 0; \\
 \mathbf{if} \ a \\
 \mathbf{then} \ b := [x] \\
 \mathbf{else} \ \mathbf{skip} \\
 \mathbf{fi}; \\
 c := [y]
 \end{array}
 \rightsquigarrow
 \begin{array}{l}
 a := 0; \\
 \mathbf{skip}; \\
 c := [y]
 \end{array}$$

2. Перестановка независимых обращений к памяти. Например, перестановка инструкций чтения из разных локаций:

$$\begin{array}{l}
 a := [x]; \\
 b := [y]
 \end{array}
 \rightsquigarrow
 \begin{array}{l}
 b := [y]; \\
 a := [x]
 \end{array}$$

3. Устранение избыточных обращений к памяти. Например, устранение инструкции чтения, следующей за инструкциями чтения или записи в ту же локацию:

$$\begin{array}{l}
 a := [x]; \\
 b := [x]
 \end{array}
 \rightsquigarrow
 \begin{array}{l}
 a := [x]; \\
 b := a
 \end{array}
 \quad
 \begin{array}{l}
 [x] := a; \\
 b := [x]
 \end{array}
 \rightsquigarrow
 \begin{array}{l}
 [x] := a; \\
 b := a
 \end{array}$$

4. Вставка избыточных обращений к памяти. Например, вставка инструкции чтения в переменную, значение которой далее нигде не используется.
5. Глобальные оптимизации. Например, *секвенциализация* (sequentialization), которая заменяет параллельную композицию потоков на последовательную:

$$C_1 \parallel C_2 \rightsquigarrow C_1; C_2$$

Желательно, чтобы упомянутые классы оптимизаций были корректными, возможно, с некоторыми оговорками в модели памяти языка программирования. Для этого модель должна быть достаточно слабой, т.е. позволять сценарии поведения, которые возможны для программы после оптимизации.

1.2.2 Наличие эффективной схемы компиляции

Модель памяти языка программирования должна учитывать модель памяти целевой платформы, т.е. должна существовать корректная схема компиляции из одной модели в другую.

Определение 3. Пусть есть некоторые языки L и L' и соответствующие модели памяти M и M' . Функция $\text{comp}l : L \rightarrow L'$ является *корректной схемой компиляции из модели M в модель M'* , если для любой программы P на языке L семантика программы $\text{comp}l(P)$ в модели M' является подмножеством семантики P в модели M .

Из этого определения следует, что чем слабее модель целевой платформы, т.е. чем больше существует сценариев поведения на целевой платформе, тем больше ограничений накладывается на корректную схему компиляции.

Рассмотрим то, как должна быть устроена корректная схема компиляции из более строгой модели памяти в более слабую на примере компиляции ранее приведенной программы MP из модели SC [1] в модель архитектуры Power [6]. В рамках модели SC программа MP не имеет сценария поведения $[a = 1, b = 0]$, тогда как в модели Power такой сценарий возможен. Для того, чтобы получить корректную компиляцию, в скомпилированную программу нужно вставить специальные инструкции — т.н. *барьеры памяти*. Эти барьеры вносят дополнительные ограничения на сценарии поведения программ. Достигается это за счёт того, что барьеры запрещают некоторые компиляторные и процессорные оптимизации. В архитектуре Power есть барьер `hwsync`, который запрещает переупорядочивание любых инструкций вокруг него. Вставка такого барьера между инструкций в программе MP гарантирует отсутствие сценария поведения $[a = 1, b = 0]$ в модели Power²:

$$\begin{array}{l} [x] := 0; [y] := 0; \\ [x] := 1; \left\| \begin{array}{l} a := [y]; \\ \text{hwsync}; \quad \text{hwsync}; \\ [y] := 1 \left\| \begin{array}{l} b := [x] \end{array} \right. \end{array} \right. \end{array} \quad (\text{MP-hwsync})$$

На ряду с `hwsync` архитектура Power также предоставляет более слабый барьер `lwsync`, который запрещает только перестановки пар инструкций чтение-чтение,

²Здесь и далее в диссертации используется один и тот же синтаксис для описания как исходных, так и скомпилированных программ с точностью до барьеров и модификаторов чтения и записи.

чтение-запись и запись-запись. Такого барьера также достаточно, чтобы запретить сценарий $[a = 1, b = 0]$:

$$\begin{array}{l} [x] := 0; [y] := 0; \\ [x] := 1; \left\| \begin{array}{l} a := [y]; \\ \text{lwsync}; \end{array} \right. \\ \text{lwsync}; \left\| \begin{array}{l} \text{lwsync}; \\ [y] := 1 \end{array} \right\| \left\| \begin{array}{l} b := [x] \end{array} \right. \end{array} \quad (\text{MP-lwsync})$$

В данном случае схема компиляции, использующая барьер `lwsync`, является более предпочтительной по сравнению со `hwsync`-схемой, т.к. барьер `lwsync` на реальных процессорах выполняется быстрее (или, как минимум, не медленнее), чем `hwsync`.

Если рассмотреть модель памяти языка программирования, которая разрешает сценарий поведения с результатом $[a = 1, b = 0]$ (на ряду со всеми остальными сценариями, возможными в рамках модели SC), то для компиляции программы MP из такой модели в модель Power не будет необходимости вставлять барьеры памяти. Это хорошо, т.к. скомпилированная программа может быть эффективно исполнена на целевом процессоре. Так, модели C/C++11 [4] и Java [3] разработаны таким образом, чтобы обычные операции чтения и записи³ могли быть скомпилированы без вставки барьеров памяти в случае компиляции в платформы x86, Power и ARM.

Подобные схемы компиляции будут называться *эффективными* в рамках данного исследования. Соответственно, как было видно из рассмотренных схем компиляции из модели SC в модель Power, для этих моделей не существует эффективной компиляции. Очевидно, что для того, чтобы существовала эффективная схема компиляции из модели языка программирования в модель целевой платформы, должно выполняться следующее утверждение: модель исходного языка должна позволять все сценарии поведения для программы без барьеров, которые позволяет целевая модель памяти для скомпилированной версии программы, в которой также не используются барьеры. Аналогично требованию на корректность оптимизаций, наличие эффективной схемы компиляции увеличивает число слабых поведений, допускаемых моделью языка программирования.

³В разделе 1.3.3 будут рассмотрены различные модификаторы, которыми могут быть помечены инструкции работы с памятью в модели C/C++11, и “обычные операции чтения и записи” будут соответствовать атомарным расслабленным и неатомарным инструкциям. Все инструкции работы с памятью из примеров программ, приведённых к этому моменту, были “обычными”.

1.2.3 Гарантии программисту

Требование о том, что модель памяти языка программирования должна предоставлять разумные гарантии программисту звучит крайне неформально. Попробуем сформулировать его более конкретно.

Очевидно, что программист должен иметь представление о том, как ведётся себя программа, над которой он работает, а поведение программы как раз определяется моделью памяти. Как следствие, желательно, чтобы модель памяти была максимально простой и понятной, а также существовал формальный инструментарий для рассуждения о программах в рамках модели. Простота — это очень субъективный критерий, особенно при сравнении слабых моделей памяти, тогда как наличие и выразительная сила инструментов анализа может быть использована для более точного сопоставления моделей.

Существуют различные методы для анализа программ. Среди них стоит отметить методы *проверки моделей* (model checking) [45, 46] и *верификации по Хоару* (Hoare logic) [47]. Оба метода хорошо зарекомендовали себя в приложении к модели SC [48–63]. Существуют также работы, посвященные слабым моделям памяти [64–69]. В последних отмечается, что если модель памяти разрешает сценарии поведения программ с т.н. “значениями из воздуха” (out-of-thin-air values, ООТА), то класс свойств, которые могут быть проверены или доказаны для программ в рамках таких моделей, существенно образом ограничивается. В частности, модель памяти C/C++11 разрешает такие сценарии.

Что же такое “значения из воздуха”? К сожалению, на данный момент не существует точного определения [5], однако существует набор примеров таких поведений, а также следующий признак наличия “значений из воздуха”. Если в сценарии поведения программы, в которой нет арифметических выражений, появляется некоторое значение (например, это значение присваивается переменной или записывается в память), причём это значение явным образом не фигурирует в тексте программы, то такой сценарий обладает “значениями из воздуха”.

Рассмотрим следующую программу LB-ООТА (load buffering, буферизация чтения):

$$\begin{array}{l}
 [x] := 0; [y] := 0; \\
 a := [x]; \parallel b := [y]; \\
 [y] := a \parallel [x] := b
 \end{array}
 \quad \text{(LB-ООТА)}$$

В этой программе нет арифметических операций и 0 является единственным значением, которое явным образом встречается в тексте программы. По приведенному выше признаку любой сценарий поведения этой программы, в результате которого значение переменной a или b отличается от 0, обладает “значением из воздуха”. Такие сценарии разрешаются для этой программы в рамках модели C/C++11 [4].

Рассмотрим другую программу, некоторые сценарии поведения которой в рамках модели C/C++11 также считаются [5] обладающими “значениями из воздуха”, но не подпадающую под сформулированный выше признак:

$[x] := 0; [y] := 0;$		
$a := [x];$	$b := [y];$	
if a	if b	
then $[y] := 1$	then $[x] := 1$	
else skip	else skip	
fi	fi	(IF-OOTA)

Казалось бы, что единственным результатом исполнения этой программы может быть $[a = 0, b = 0]$, но модель C/C++11 также разрешает $[a = 1, b = 1]$.

Сценарии поведения со “значениями из воздуха” всегда имеют некоторую циклическую зависимость между встречающимися в них значениями. Как следствие, они не проявляются на современных процессорах⁴ и не могут быть получены как результат разумной оптимизации. То, что некоторые модели разрешают такие сценарии, обычно является результатом того, что в рамках подхода, выбранного для задания модели, тяжело или невозможно запретить “значения из воздуха” и, при этом, не запретить нужные оптимизации [71].

1.3 Существующие модели памяти языков программирования

Среди моделей памяти, разработанных для языков программирования, есть как используемые на практике, т.е. являющиеся частями стандартов языков [30, 31, 72, 73], так и теоретические [1, 35–39]. Далее в этом разделе обсуждаются модели памяти языков Java [73] и C/C++ [30, 31], выделяются их достоинства и недостатки, а также рассматривается, как упомянутые недостатки решаются в существующих теоретических моделях.

⁴Сценарии поведения со “значениями из воздуха” проявляются на процессорах семейства DEC Alpha [70], но данная архитектура снята с производства.

1.3.1 Виды моделей памяти

На данный момент существует два основных подхода к описанию моделей памяти — *аксиоматический* (декларативный) и *операционный*, которые в некоторых работах смешиваются. Аксиоматические модели памяти представляют сценарии поведения программ в виде графов, которые должны соответствовать определенным аксиомам. Модели памяти Java и C/C++, описанные ниже, являются примерами аксиоматических моделей. Преимуществами аксиоматических моделей является относительная простота для задания глобальных свойств сценария поведения программы, таких как наличие некоторого тотального порядка над подмножеством событий (вершин графа) определенного вида. Также аксиоматические модели проще для представления в логических языках, таких как Alloy [74] и Rosette [75, 76], что используется для автоматического сравнения моделей [77] и генерации моделей по набору примеров [78].

Сценарий поведения в рамках операционных моделей представляется как серия переходов некоторой абстрактной машины. Преимуществом таких моделей является то, что они дают представление об исполнении программы. Как следствие, между моделью памяти, которая обычно определяет поведение только подмножества языка, связанное с его многопоточной компонентой, и описанием остальных конструкций языка имеется прослеживаемая связь, которую нужно дополнительно устанавливать для аксиоматических моделей [79]. Также для большинства операционных моделей возможно разработать интерпретатор, что позволяет пошагово отлаживать многопоточные алгоритмы.

1.3.2 Модель памяти Java

Впервые модель памяти для языка Java была представлена в стандарте 1996 года [72]. Эта модель обладала рядом фундаментальных недостатков [80, 81] и была заменена на новую модель [3], которая дальше будет упоминаться как модель памяти Java, или JMM (Java memory model). Основной задачей при разработке JMM было разработать модель без “значения из воздуха”, но разрешить базовые компиляторные оптимизации. К сожалению, JMM не удовлетворяет последнему требованию [44]: в рамках JMM некорректными являются оптимизации удаление чтения после чтения (*redundant read after read elimination*), удаление чтения после записи (*redundant read after write elimination*), удаление записи после чте-

ния (redundant write after read elimination), добавление неиспользуемого чтения (irrelevant read introduction) и другие.

Сценарий поведения программы в ЖММ представляется как граф, в котором вершинами являются *события* (actions, events), происходящие в памяти, а помеченными ребрами — отношения на событиях. События бывают нескольких типов, из которых основными являются: чтение, запись, захват замка (lock), высвобождение замка (unlock). События чтения и записи, в свою очередь, бывают обычные (non-volatile) и *синхронизирующие* (volatile). Первые действуют на обычных локациях в памяти (переменных), тогда как синхронизирующие — на *изменчивых* (volatile) локациях. Изменчивые локации выделены как локации, посредством которых происходит синхронизация.

Отметим пять отношений, используемых в сценариях поведения ЖММ. Первое отношение, *программный порядок* (program order, po), для каждого потока является тотальным порядком на событиях, относящихся к этому потоку. Второе отношение, “*читает из*” (reads from, rf), связывает событие записи с читающими из него событиями. Третье отношение, *синхронизационный порядок* (synchronization order, so), является тотальным порядком на синхронизирующих событиях и событиях захвата и высвобождения замков; оно должно быть согласовано с отношениями po и rf на синхронизирующих событиях. Четвёртое отношение, “*синхронизируется с*” (synchronizes-with, sw), связывает события a и b , если rf связывает a и b и эти события действуют над изменчивой локацией, или если они связаны с помощью so и a является высвобождением некоторого замка, а b — захватом этого же замка. Пятое отношение, “*предшествует*” (happens-before, hb), является транзитивным замыканием объединения отношений po и sw ; именно это отношение определяет порядок на событиях из определения 1 для ЖММ.

Сценарий поведения в ЖММ считается корректным, если для него выполняются *аксиомы* модели. Одной из аксиом является то, что событие чтения не может читать из события записи, если они связаны отношением hb и существует событие записи в ту же локацию, которое находится между ними в отношении hb . Формально это можно выразить следующим образом:

$$\forall r, w. rf(w, r) \wedge hb(w, r) \Rightarrow \\ \exists w'. loc(w) = loc(w') \wedge hb(w, w') \wedge hb(w', r),$$

где loc — это функция, которая по событию возвращает локацию, над которой событие оперирует. В силу этой аксиомы ЖММ запрещает результат $[a = 1, b = 0]$




Рис. 1. Сценарий программы MP-volatile, который не соответствует аксиомам модели JMM

для версии программы MP, в которой локация y помечена как изменчивая:

$$\begin{array}{l}
 [x] := 0; [y] := 0; \\
 [x] := 1; \quad \left\| \begin{array}{l} a :=_{\text{volatile}} [y]; \quad //1 \\ [y] :=_{\text{volatile}} 1 \quad \left\| \begin{array}{l} b := [x] \quad //0 \end{array} \right. \end{array} \right. \quad \text{(MP-volatile)}
 \end{array}$$

Для того, чтобы проверить предыдущее утверждение, рассмотрим соответствующий сценарий поведения (см. рис. 1). В его графе имеется шесть событий. События p и q являются инициализирующим записям в локациях x и y , а остальные — инструкциям из MP-volatile. Недописанные дуги — это дуги отношения po . На рис. 1 опущены дуги отношения hb , связывающие p и r ($\text{po} \subseteq \text{hb}$), а также r и u (т.к. $\text{po}(r, s)$, $\text{sw}(s, t)$, $\text{po}(t, u)$ и $\text{hb} = (\text{po} \cup \text{sw})^+$). Таким образом, данный граф противоречит приведенной выше аксиоме и не является корректным в JMM.

Отметим, что если бы локация y не была бы помечена как изменчивая, то события s и t имели бы обычный тип и между ними бы не было ребра sw , следовательно аксиома бы выполнялась и результат $[a = 1, b = 0]$ был бы возможен.

Для того, чтобы запретить “значения из воздуха”, в JMM используется процесс валидации сценариев. В рамках этого процесса строится серия сценариев, каждый из которых является корректным с точки зрения аксиом JMM, при этом последним в серии является валидируемый сценарий. Также каждому сценарию в серии присваивается множество добавленных (committed) событий. Эти множества монотонно растут, а последнее является множеством всех событий в графе валидируемого сценария. При этом на каждом шаге трансформации в серии сохраняется подмножество отношения hb , заданное на добавленных событиях.

В [44] показывается, что именно из-за процесса валидации упомянутые выше оптимизации некорректны в JMM.

1.3.3 Модель памяти C/C++

В последние годы научное сообщество уделяет особое внимание модели памяти C/C++, которая появилась в стандартах языков в 2011 году [30, 31]. Она не претерпела существенных изменений в последующих стандартах 2014 [82] и 2017 [83] годов, и поэтому в литературе обычно не различают понятия “модель памяти C/C++” и “модель памяти C/C++11”. Далее в работе используется “модель памяти C/C++11” или “C/C++11 ММ”.

Базовым результатом о свойствах этой модели является её формализация, представленная в [4]; далее под C/C++11 ММ будет подразумеваться именно эта формализация. Существуют работы, посвященные корректности компиляции и оптимизаций [42, 84–87], логикам для формальных рассуждений о программах [65–67, 88, 89] и другим свойствам этой модели [71, 90–93]. Как следствие, C/C++11 ММ является одной из самых проработанных моделей памяти для языков программирования. Тем не менее, она не лишена недостатков, в том числе “значений из воздуха”.

Виды обращений к памяти

В C/C++11 ММ локации бывают двух типов — неатомарные (non-atomic) и атомарные (atomic). В отличие от языка Java, разделение между ними менее строгое, т.к. языки C/C++ разрешают преобразование типов, следовательно на один и тот же адрес в памяти может ссылаться две переменных в программе, одна из которых будет иметь атомарный тип, а другая — неатомарный. Поэтому в C/C++11 ММ обращения к одной и той же локации могут быть как неатомарными, так и атомарными. Последние, в свою очередь, также подразделяются на несколько категорий в зависимости от типа обращения — чтение, запись или одновременное чтение-запись (RMW, read-modify-write). Описание RMW опущено для краткости.

Событие чтения может быть неатомарным, *расслабленным* (relaxed, `rlx`), *потребляющим* (consume, `con`), *приобретающим* (acquire, `acq`) или *последовательно-консистентным* (sequentially-consistent, `sc`). Событие записи может быть неатомарным, расслабленным, *высвобождающим* (release, `rel`) или последовательно-консистентным. В обоих случаях виды обращений упорядочены по величине предоставляемых гарантий. Так, расслабленные обращения похожи

на обычные обращения в модели ЖММ, тогда как последовательно-консистентные — на синхронизирующие. Неатомарные обращения предоставляют наименьшие гарантии: если неатомарное обращение является частью гонки по данным, то в C/C++11 ММ программа имеет неопределенное поведение. Приобретающее чтение и высвобождающая запись могут быть использованы для того, чтобы запретить результат $[a = 1, b = 0]$ (аналогично синхронизирующим обращениям в случае ЖММ):

$$\begin{array}{l} [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\ [x] :=_{rlx} 1; \left\| \begin{array}{l} a :=_{acq} [y]; //1 \\ [y] :=_{rel} 1 \left\| \begin{array}{l} b :=_{rlx} [x] //0 \end{array} \right. \end{array} \right. \end{array}$$

При этом в отличие от синхронизирующих обращений ЖММ и sc-обращений C/C++11 ММ на высвобождающих и приобретающих событиях не существует тотального порядка, учитывающего программный порядок, и, как следствие, следующая программа, использующая высвобождающие записи, имеет сценарий поведения с результатом $[a = 1, b = 1]$:

$$\begin{array}{l} [x] :=_{rel} 1; \left\| [y] :=_{rel} 1; \\ [y] :=_{rel} 2 \left\| [x] :=_{rel} 2 \\ a :=_{sc} [x]; //1 \\ b :=_{sc} [y] //1 \end{array} \quad (2W-rel)$$

В то же время эта программа с sc-записями такого сценария не имеет:

$$\begin{array}{l} [x] :=_{sc} 1; \left\| [y] :=_{sc} 1; \\ [y] :=_{sc} 2 \left\| [x] :=_{sc} 2 \\ a :=_{sc} [x]; //1 \\ b :=_{sc} [y] //1 \end{array} \quad (2W-sc)$$

Инструкция высвобождающей записи не может быть переставлена инструкциями записями, предшествующими ей в программном порядке, ни на этапе компиляции, ни во время исполнения программ. Как следствие, гарантируется, что поток, который с помощью инструкции приобретающего чтения прочитает из высвобождающей записи, будет осведомлён о предшествующих ей записях. Аналогично, инструкция приобретающего чтения не может быть переставлена с последующими чтениями.

Инструкция потребляющего (consume, con) чтения является ослабленной версией инструкции приобретающего чтения и предоставляет те же гарантии, но

только для последующих чтений, которые зависят по данным от потребляющего. Так, потребляющего чтения будет недостаточно, чтобы гарантировать отсутствие сценария поведения $[a = 1, b = 0]$ в версии программы MP-rel-acq, в которой acq-чтение заменено на con-чтение. Тем не менее, con-чтения будет достаточно, чтобы гарантировать отсутствие сценария поведения $[a = y, b = 0]$ в следующей программе:

$$\begin{array}{l} [x] := 0; [y] := 0; [z] := x; \\ [y] :=_{\text{rlx}} 1; \parallel a :=_{\text{con}} [z]; //y \\ [z] :=_{\text{rel}} y \parallel b :=_{\text{rlx}} [a] //0 \end{array} \quad (\text{MP-addr-con})$$

Сценарии поведения

Аналогично модели JMM, в C/C++11 ММ сценарий поведения программы представляется в виде графа, вершинами которого являются события над памятью. Также в сценариях поведения фигурируют отношения программного порядка po , “читает из” rf , “синхронизируется с” sw и “предшествует” hb . При этом sw и hb определяются по-другому. Так, в частности, sw включает в себя подмножество rf , связывающее высвобождающие записи с приобретающими чтениями, а hb является транзитивным замыканием объединения po и sw в отсутствие con-чтений (с ними определение становится сложнее). Дополнительно в модели используются два важных отношения — mo и sc . Отношение mo (*порядок памяти*, memory order, coherence order) для каждой локации является полным порядком на событиях записи в неё. Отношение sc (sequential consistency order) является полным порядком на всех sc -событиях в сценарии поведения.

Также, как и в случае JMM, для C/C++11 ММ определяются аксиомы, которые ограничивают пространство возможных сценариев поведения. Полный список аксиом представлен в [4, 65]. Отличием от JMM является то, что в C/C++11 ММ не используется процесс верификации исполнения. В итоге, с одной стороны, C/C++11 ММ допускает поведения со “значениями из воздуха”, но, с другой стороны, поддерживает большее число компиляторных оптимизаций.

Построение сценариев поведения по программе

Построение сценариев поведения в C/C++11 ММ состоит из трёх следующих этапов. На первом этапе для программы строится множество т.н. *предзапусков* (preexecutions) — частичных графов сценариев поведения, в которых присут-




Рис. 2. Предзапуск программы MP-rel-acq




Рис. 3. Сценарий поведения программы MP-rel-acq, прошедший базовую проверку на корректность

стует только отношение po (аналогичный процесс для аксиоматической модели ARMv8.3 [10] представлен в приложении Г.2). При этом, поскольку события чтения не связываются с событиями записи, для каждого события чтения прочитанное значение выбирается недетерминировано. В частности, среди предзапусков программы MP-rel-acq присутствует граф, изображенный на рис. 2.

На втором этапе в каждый предзапуск недетерминировано добавляются дуги отношений rf , sc и mo , по которым также вычисляются производные отношения, такие как sw и hb . Полученные графы проверяются на базовую корректность. В частности, проверяется, что если из события e идёт rf -дуга в f , то e является событием записи, f — чтения, они оперируют над одной и той же локацией, и прочитанное значение равняется записанному. После второго этапа во множестве полученных сценариев поведения для программы MP-rel-acq появляется сценарий поведения, изображенный на рис. 3 (некоторые ребра в нём опущены).

На третьем этапе полученные сценарии поведения проверяются на соответствие аксиомам C/C++11 ММ. Одна из таких аксиом аналогична приведённой выше для JMM:

$$\begin{aligned}
&\forall r, w. \text{rf}(w, r) \wedge \text{hb}(w, r) \Rightarrow \\
&\quad \exists w'. \text{mo}(w, w') \wedge \text{hb}(w, w') \wedge \text{hb}(w', r).
\end{aligned}$$




Рис. 4. Сценарии поведения программы MP-rel-acq в C/C++11 MM




Рис. 5. Сценарий поведения программы IF-OOTA-rlx

Данная аксиома не выполняется для последнего приведенного сценария, и, как следствие, программа MP-rel-acq имеет только три корректных сценария поведения в рамках C/C++11 MM (см. рис. 4), соответствующих результатам $[a = 0, b = 0]$, $[a = 0, b = 1]$ и $[a = 1, b = 1]$.

Проблема “значений из воздуха”

Для того, чтобы понять, откуда берется проблема “значений из воздуха” в C/C++11 MM, рассмотрим программу, которая уже была обсуждена ранее:

$$\begin{array}{l}
 [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\
 a :=_{rlx} [x]; \quad \left\| \begin{array}{l} b :=_{rlx} [y]; \\ \mathbf{if} \ b \\ \mathbf{then} \ [x] :=_{rlx} 1 \\ \mathbf{else} \ \mathbf{skip} \\ \mathbf{fi} \end{array} \right. \quad (\text{IF-OOTA-rlx}) \\
 \mathbf{if} \ a \\
 \mathbf{then} \ [y] :=_{rlx} 1 \\
 \mathbf{else} \ \mathbf{skip} \\
 \mathbf{fi}
 \end{array}$$

Одним из корректных сценариев поведения этой программы в C/C++ MM является граф, изображённый на рис. 5. Он обладает “значениями из воздуха”, т.к. соответствует результату $[a = 1, b = 1]$. В данном случае очевидно, что у события r есть циклическая зависимость от себя самого — для того, чтобы событие

r прочитало 1, событие u должно записать 1, и это возможно только если событие t прочитало значение 1, которое должно была быть записано событием s , которое случается только если r прочитало 1!

Мы могли бы попробовать решить данную проблему, добавив в граф отношение зависимости по управлению `ctrl` с рёбрами (r, s) и (t, u) , а также дополнительную аксиому, которая требовала бы ацикличности объединения отношений `ctrl` и `rf`. Тогда в приведенном графе был бы цикл $[r, s, t, u, r]$, и сценарий считался бы некорректным с точки зрения модифицированной модели.

К сожалению, такое решение является неудовлетворительным с точки зрения задач C/C++11 ММ. Рассмотрим следующую программу:

$$\begin{array}{l}
 [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\
 a :=_{rlx} [x]; \quad \left\| \begin{array}{l} b :=_{rlx} [y]; \\ \mathbf{if} \ b \\ \mathbf{then} \ [x] :=_{rlx} 1 \\ \mathbf{else} \ \mathbf{skip} \\ \mathbf{fi} \end{array} \right. \\
 \mathbf{if} \ a \\
 \mathbf{then} \ [y] :=_{rlx} 1 \\
 \mathbf{else} \ [y] :=_{rlx} 1 \\
 \mathbf{fi}
 \end{array} \quad (\text{IF-notOOTA-rlx})$$

Она отличается от IF-OOTA-rlx тем, что ветка **else** в первом потоке содержит инструкцию записи $[y] :=_{rlx} 1$. Наличие этой инструкции позволяет компилятору сделать вывод о том, что инструкция $[y] :=_{rlx} 1$ не зависит от условия конструкции **if**, следовательно может быть вынесена из этой конструкции. Далее вынесенная операция может быть переупорядочена с независимым чтением $a :=_{rlx} [x]$:

$$\begin{array}{l}
 [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\
 [y] :=_{rlx} 1; \quad \left\| \begin{array}{l} b :=_{rlx} [y]; \\ \mathbf{if} \ b \\ \mathbf{then} \ [x] :=_{rlx} 1 \\ \mathbf{else} \ \mathbf{skip} \\ \mathbf{fi} \end{array} \right. \\
 a :=_{rlx} [x]
 \end{array} \quad (\text{IF-notOOTA-optimized})$$

Для получившейся программы результат $[a = 1, b = 1]$ возможен также и в модели SC.

Таким образом для того, чтобы разрешить использованные трансформации, C/C++11 ММ должна разрешать результат $[a = 1, b = 1]$ для программы IF-notOOTA-rlx. Это означает, что предложенное ранее “исправление” модели не

может быть напрямую использовано, т.к. добавление зависимостей по управлению в граф и дополнительной аксиомы в модель сделает результат $[a = 1, b = 1]$ некорректным для IF-notOOTA-rlx.

Рассмотрим, в чём заключается разница между зависимостями по управлению в левых потоках программ IF-OOTA-rlx и IF-notOOTA-rlx. В обоих случаях присутствует синтаксическая зависимость инструкции $[y] :=_{rlx} 1$ от $a :=_{rlx} [x]$, но семантическая зависимость имеется только в программе IF-OOTA-rlx. Соответственно, проблема могла бы быть решена, если бы в граф сценария поведения была добавлена семантическая зависимость по управлению [94]. В следующем разделе рассмотрены существующие на данный момент способы представления семантической зависимости.

Стоит отметить, что в стандартах C [30] и C++ [31, 82] упомянутую проблему пытаются решить путём прямого запрета сценариев поведения со “значениями из воздуха”. Данный запрет является неформальным, поскольку в стандарте отсутствует формальное определение “значений из воздуха”. Но в [5] отмечается, что такое решение проблемы является неудовлетворительным, поскольку не даёт возможности строго рассуждать о программах.

1.3.4 Теоретические модели памяти

В этом разделе коротко рассматриваются альтернативные теоретические модели памяти для языков программирования.

В [40] определяется операционная семантика на базе C/C++11 ММ. Эта семантика по предзапуску программы инкрементально строит полный сценарий поведения. Данный подход решает проблему интеграции C/C++11 ММ с остальной частью стандарта [79], однако оставляет проблему “значений из воздуха”, а также не предоставляет операционной интуиции о поведении программы.

В [35] предлагается альтернативный подход к аннотированию инструкций обращений к памяти: вместо того, чтобы помечать часть инструкций “строгими” модификаторами, такими как `acq`, `rel` и `sc`, и значит неявно запрещать перепорядочивание инструкций вокруг них, авторы [35] предлагают явно указывать то, порядок между какими инструкциями должен быть сохранён. Такой подход позволяет эффективнее компилировать программы в целевую платформу. Сама модель памяти в данной работе представлена в операционном виде. К её недостат-

кам стоит отнести то, что в ней позволяют сценарии поведения со “значениями из воздуха”.

В [38] представлена модели памяти на основе *структур событий* (event structures) [95,96]. Семантика программы представляется не как множество несвязанных графов, а как один общий граф, в котором присутствует *отношение конфликта*. Последнее позволяет разделять вершины, относящиеся к разным сценариям поведения — каждый максимальный подграф, в котором нет конфликтующих событий, является одним сценарием поведения в аксиоматическом смысле. Поскольку в структуре событий все сценарии представляются согласованно, данная семантика может проверять наличие семантической зависимости между событиями. В частности, для программы IF-notOOTA-rlx семантика может проверить, что вне зависимости от того, какое значение читается в регистр a левым потоком, он исполняет запись $[y] :=_{rlx} 1$, следовательно между соответствующими чтением и записью нет зависимости. Аналогично, для программы IF-OOTA-rlx семантика может определить наличие зависимости. Данная модель обладает следующими недостатками. Во-первых, она поддерживает только фиксированное множество компиляторных оптимизаций, которые явным образом представлены как переходы в модели. Во-вторых, модель определена для подмножества языка C/C++, содержащего только неатомарные и ослабленные операции чтения и записи, а также захват и высвобождение замков. И, в-третьих, модель не поддерживает эффективную компиляцию в модель ARMv8 POP [9]⁵.

Близкий подход к заданию модели памяти без “значений из воздуха” представлен в [39]. В этой модели, в отличие от использования явных переписываний структуры событий с помощью фиксированного набора оптимизаций, задан процесс валидации корректных сценариев поведения, похожий на аналогичный механизм в JMM. Процесс валидации основан на идее *игры* двух игроков. Первый игрок пытается обойти подграф структуры событий, соответствующий проверяемому сценарию; второй игрок вмешивается в этот обход, добавляя в конфигурацию обхода произвольные вершины и пытаясь помешать первому. При наличии выигрышной стратегии у первого игрока считается, что сценарий поведения корректен с точки зрения модели. Эта игра является представлением недетерминированного переключения контекстов со стороны процессора. Для модели формально доказано утверждение, косвенно подтверждающие отсутствие проблемы “значений из

⁵В главе 3 рассматривается программа ARM-weak. Эта программа обладает слабым поведением, которое не проявляется в модели [38].

воздуха”. К недостаткам подхода стоит отнести то, что он не поддерживает некоторые базовые оптимизации, в частности, перестановку независимых чтений.

1.4 Выводы

На основе проделанного обзора сделаны следующие выводы.

- Модель памяти промышленного языка программирования должна удовлетворять, как минимум, трём критериям. Во-первых, должна существовать корректная схема компиляции в модель целевой процессорной архитектуры. Во-вторых, основные компиляторные оптимизации должны быть корректны в рамках модели. В-третьих, у модели должна отсутствовать проблема “значений из воздуха”.
- При разработке новой модели памяти языка программирования нужно доказывать корректность эффективной компиляции в модели памяти целевых процессорных архитектур.
- Существующие модели памяти промышленных языков программирования не удовлетворяют приведённым выше критериям.
- Требуется разработать операционную модель памяти с синтаксисом C/C++11 ММ, которая не имеет проблемы “значений из воздуха”.

Глава 2. Операционная модель памяти C/C++11

В данной главе описана предложенная в диссертации операционная модель памяти OpC11 для языков C/C++11, и представлен реализующий её интерпретатор. Материал главы покрывает результат статьи [25].

Модель OpC11 (далее OpC11 ММ) представлена как семейство аспектов, каждый из которых описывает некоторую особенность C/C++11 ММ [4]. Это позволяет упростить использование модели для задач, в которых рассматривается только подмножество языка C/C++11 ММ. Также, поскольку некоторые особенности C/C++11 ММ, такие как поддержка секвенциализации (см. раздел 2.1.8), неоднозначны, то аспектное представление позволяет легко настраивать интерпретатор на интересующий вариант семантики.

Описание модели организовано следующим образом. В начале рассматриваются ряд примеров, мотивирующих введение различных аспектов OpC11 ММ, и неформально описываются сами аспекты (раздел 2.1). Далее приводится математическое определение упомянутых аспектов (раздел 2.2). Обсуждаются результаты тестирования модели на наборе “лакмусовых” тестов (litmus tests) и RCU-структуре (раздел 2.3). В заключении главы обсуждаются свойства модели (раздел 2.4).

2.1 Основные понятия

OpC11 ММ задается операционным способом, следовательно существует абстрактная машина, связанная с моделью, которая исполняет программы по шагам. Далее для обозначения этой модели используется термин *машина* OpC11.

2.1.1 Память и базовый фронт

Состояние машины OpC11 включает в себя множество сообщений, которое называется *памятью*. *Сообщение* — это тройка, состоящая из локации, значения и *метки времени* (timestamp). Метка времени является натуральным числом и используется для упорядочивания сообщений, которые связаны с одной и той же локацией. Такой порядок аналогичен отношению `mo` в аксиоматической C/C++11 ММ [4].

Рассмотрим машину OpC11 на примере исполнения следующей программы:

$$\begin{array}{l} [x] :=_{r1x} 0; [y] :=_{r1x} 0; \\ [x] :=_{r1x} 1; \left\| \begin{array}{l} a :=_{r1x} [y]; \\ [y] :=_{r1x} 1 \left\| \begin{array}{l} b :=_{r1x} [x]; \\ c :=_{r1x} [x] \end{array} \right. \end{array} \right. \end{array} \quad (\text{MP-r1x-2})$$

Данная программа является очередной вариацией программы MP, в которой во второй поток было добавлено дополнительное чтение из локации x . После исполнения первых двух инструкций ($[x] :=_{r1x} 0; [y] :=_{r1x} 0$) память машины будет содержать два сообщения:

$$M = \{\langle x : 0@0 \rangle, \langle y : 0@0 \rangle\},$$

где 0 — это метка времени. После того, как левый поток закончит своё исполнение, в памяти будет находиться четыре сообщения:

$$M = \{\langle x : 0@0 \rangle, \langle y : 0@0 \rangle, \langle y : 1@1 \rangle, \langle x : 1@1 \rangle\}.$$

Заметим, что в C/C++11 MM [4] у рассматриваемой программы есть сценарий поведения с результатом $[a = 1, b = 0, c = 0]$. Для того, чтобы разрешить этот результат, потоки машины OpC11 имеют право при чтении выбирать из памяти сообщение не с самой большой меткой времени, как этого требовала бы абстрактная машина, представляющая модель SC, т.е. не самую последнюю запись в локацию. После завершения исполнения левого потока правый поток может сначала прочесть сообщение $\langle y : 1@1 \rangle$, присвоив в регистр a значение 1, а затем выполнить два чтения из старого сообщения $\langle x : 0@0 \rangle$, получив $b = c = 0$.

Отметим, что C/C++11 MM запрещает сценарий поведения с результатом $[a = 1, b = 1, c = 0]$, поскольку гарантирует, что если поток “увидел” более новую запись в локацию (в данном случае это сообщение $\langle x : 1@1 \rangle$), то он не может прочитать более старое, с точки зрения отношения mo , сообщение. Для того, чтобы поддержать данное ограничение, в OpC11 MM у каждого потока есть т.н. *базовый фронт*, view_{cur} . Базовый фронт — это частичная функция, которая по локации возвращает максимальную метку времени сообщения, связанного с локацией, о котором осведомлен поток. Когда поток пытается прочитать или записать сообщение в локацию ℓ с меткой времени τ , он проверяет, что τ больше или равно, чем значение его базового фронта по ℓ ¹.

¹ Строго говоря, поток никогда не “пытается” делать какое-то действие. В формальной модели упомянутая проверка реализуется как дополнительное условие в правилах чтения и записи.

Рассмотрим действие базового фронта на примере сценария поведения программы MP-rlx-2, который приводит к результату $[a = 1, b = 1, c = _]$. Изначально в системе существует один поток $T0$ с пустым базовым фронтом. После исполнения первых двух инструкций программы ($[x] :=_{rlx} 0; [y] :=_{rlx} 0$) базовый фронт потока $T0.view_{cur}$ будет указывать на соответствующие сообщения из памяти:

$$T0.view_{cur} = [x@0, y@0].$$

Далее машина стартует два потока $T1$ и $T2$, базовые фронты которых будут равны $T0.view_{cur}$. После исполнения инструкции (левого) потока $T1$ память машины будет содержать два новых сообщения, а базовый фронт потока $T1$ станет равным **1** по обоим локациям, т.к. поток, сделавший запись, естественным образом осведомлён о ней:

$$T1.view_{cur} = [x@1, y@1]; \quad T2.view_{cur} = [x@0, y@0].$$

После этого (правый) поток $T2$ может прочитать новое сообщение в локацию y , присвоив **1** в регистр a и увеличив свой фронт по локациям y до **1**:

$$T1.view_{cur} = [x@1, y@1]; \quad T2.view_{cur} = [x@0, y@1].$$

Т.к. базовый фронт потока $T2$ по локациям x равен **0**, т.е. поток ещё не осведомлён о новой записи в x , то поток может прочитать либо сообщение $\langle x : 0@0 \rangle$, либо сообщение $\langle x : 1@1 \rangle$. Для того, чтобы b равнялось **1**, поток $T2$ должен выполнить чтение из более нового сообщения, что обновит его базовый фронт по локациям x :

$$T1.view_{cur} = [x@1, y@1]; \quad T2.view_{cur} = [x@1, y@1].$$

После этого потоку $T2$ остаётся только выполнить последнее чтение ($c :=_{rlx} [x]$), и поскольку его базовый фронт по локациям x равен **1**, то он может прочитать только из нового сообщения в локацию x ($\langle x : 1@1 \rangle$). Как следствие, результат $[a = 1, b = 1, c = 0]$ невозможен для программы MP-rlx-2 в OpC11 MM.

2.1.2 Синхронизация потоков

Рассмотрим программу MP-rel-acq из главы 1.

$$\begin{array}{l} [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\ [x] :=_{rlx} 1; \left\| \begin{array}{l} a :=_{acq} [y]; \\ b :=_{rlx} [x] \end{array} \right. \\ [y] :=_{rel} 1 \end{array} \quad \text{(MP-rel-acq)}$$

Для этой программы результат $[a = 1, b = 0]$ запрещён в C/C++11 ММ, т.к. если $a = 1$, то между потоками произошла синхронизация (т.е. в соответствующем графе есть ребро отношения `sw`), и перед выполнением $b :=_{rlx} [x]$ правый поток должен быть осведомлен о записи $[x] :=_{rlx} 1$.

Для того, чтобы выразить такую синхронизацию, у каждого сообщения машины ОрС11 есть четвертая дополнительная компонента — *фронт сообщения*. Фронт сообщения m хранит информацию о сообщениях, о которых узнаёт поток, выполнивший приобретающее (`acq`) чтение сообщения m . Если поток T выполняет высвобождающую (`rel`) запись, то фронтом сообщения, которое будет добавлено в память как результат исполнения записи, будет базовый фронт потока T на момент выполнения записи. Расслабленные (`rlx`) записи также помещают фронт в сообщения, но в соответствии с более сложными правилами, которые будут описаны в разделе 2.1.9.

Рассмотрим сценарий поведения MP-rel-acq, в результате которого $a = 1$. После того, как выполнены две инициализирующие записи и запущены два потока, память и базовые фронты потоков выглядят следующим образом:

$$M = \{\langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle\};$$

$$T1.view_{cur} = [x@0, y@0]; \quad T2.view_{cur} = [x@0, y@0].$$

После исполнения двух записей (левым) потоком $T1$ в память попадает два новых сообщения, одно из которых было сделано высвобождающей записью:

$$M = \{\langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle,$$

$$\langle x : 1@1, [x@1] \rangle, \langle y : 1@1, [x@1, y@1] \rangle\};$$

$$T1.view_{cur} = [x@1, y@1]; \quad T2.view_{cur} = [x@0, y@0].$$

После того, как (правый) поток выполняет приобретающее чтение из сообщения $\langle y : 1@1, [x@1, y@1] \rangle$, его базовый фронт увеличивается по обоим компонентам:

$$T2.view_{cur} = [x@1, y@1].$$

После этого (правый) поток $T2$ не может прочитать старое сообщение $\langle x : 0@0, [x@0] \rangle$. Таким образом ОрС11 ММ запрещает результат $[a = 1, b = 0]$ для программы MP-rel-acq.

2.1.3 Операционные буфера

Тем не менее, не все слабые сценарии поведения программ, наблюдаемые в C/C++11 ММ, могут быть описаны приведенными выше способами. Рассмотрим

программу LB-rlx (load buffering, буферизация записи):

$$\begin{array}{l} [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\ a :=_{rlx} [x]; \parallel b :=_{rlx} [y]; \\ [y] :=_{rlx} 1 \parallel [x] :=_{rlx} 1 \end{array} \quad (\text{LB-rlx})$$

C/C++11 ММ допускает сценарий поведения этой программы с результатом $[a = 1, b = 1]$. Такой результат требует, чтобы в момент исполнения инструкции $a :=_{rlx} [x]$ в памяти находилось сообщение $\langle x : 1@_{-, -} \rangle$. Это означает, что инструкция $[x] :=_{rlx} 1$ должна быть выполненной. Аналогичное утверждение верно и для пары инструкций $b :=_{rlx} [y]$ и $[y] :=_{rlx} 1$. Таким образом, хотя бы в одном из потоков инструкция записи должна быть исполнена раньше чтения.

Для решения этой проблемы OpC11 ММ добавляет в состояние каждого потока по *операционному буферу* — списку записей об отложенных инструкциях, которые хранят всю необходимую информацию для дальнейшего исполнения. Так, в частности, когда поток откладывает инструкцию чтения, он заменяет её в программе на новое, уникальное символьное значение², а в буфер добавляет пару, состоящую из символьного значения и целевой локации. Для отложенной инструкции записи в буфер сохраняется целевая локация и значение, которое нужно записать. Далее поток машины OpC11 может недетерминировано выбрать отложенную инструкцию из буфера и исполнить её, если в буфере перед ней нет инструкции, которая может непосредственно повлиять на результат выбранной. Так, данный механизм позволяет в программе LB-rlx отложить исполнение инструкции чтения в левом потоке, что даёт возможность получить результат $[a = 1, b = 1]$.

2.1.4 Спекулятивное исполнение

C/C++11 ММ поддерживает оптимизацию, которая выносит за пределы условного оператора инструкцию, которая встречается в обоих ветках оператора. Рассмотрим программу SE-simple (speculative execution, спекулятивное исполне-

²OpC11 ММ описана в стиле редуccionных контекстов [13, 18], т.е. программа представляется как выражение, которое постепенно редуцируется. Как следствие, инструкция чтения в этой семантике — это некоторое подвыражение, которое, будучи вычисленным, заменяется на прочитанное значение. Подробное описание семантики в виде редуccionных контекстов приведено в разделе 2.2.

ние):

$$\begin{array}{l}
 [x] :=_{r1x} 0; [y] :=_{r1x} 0; [z] :=_{r1x} 0; \\
 a :=_{r1x} [x]; \\
 \mathbf{if} \ a \\
 \mathbf{then} \ [z] :=_{r1x} 1; \\
 \quad [y] :=_{r1x} 1 \\
 \mathbf{else} \ [y] :=_{r1x} 1 \\
 \mathbf{fi} \\
 c :=_{r1x} [z]
 \end{array}
 \left\|
 \begin{array}{l}
 b :=_{r1x} [y]; \\
 \mathbf{if} \ b \\
 \mathbf{then} \ [x] :=_{r1x} 1 \\
 \mathbf{else} \ \mathbf{skip} \\
 \mathbf{fi}
 \end{array}
 \right.
 \quad (\text{SE-simple})$$

В этой программе инструкция $[y] :=_{r1x} 1$ не зависит от условия **if**-оператора, и поэтому может быть выполнена перед инструкцией $a :=_{r1x} [x]$. Это позволяет получить результат $c = 1$.

Для того, чтобы поддержать такие сценарии, в OpC11 ММ операционные буфера могут быть *вложенными*. Когда исполнение потока подходит к условному оператору, условие которого зависит от ранее отложенной операции, модель добавляет в буфер кортеж, который содержит символическое представление условия, а также два пустых буфера. Эти буфера в дальнейшем будут пополняться отложенными инструкциями **then** и **else** веток оператора.

Рассмотрим сценарий поведения программы SE-simple, в результате которого $c = 1$. После исполнения инициализирующих инструкций записи памяти машины OpC11 содержит три сообщения:

$$M = \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle, \langle z : 0@0, [z@0] \rangle \}.$$

Далее левый поток откладывает выполнение инструкции чтения и начинает спекулятивно, т.е. без вычисления значения условия, исполнять инструкции веток условного оператора. Так, в буфере левого потока оказывается две записи:

$$\langle a :=_{r1x} [x]; \mathbf{if} \ a \ \langle \rangle \ \langle \rangle \rangle.$$

Продолжая (спекулятивно) откладывать инструкции, левый поток помещает все инструкции из условного оператора в соответствующие подбуфера:

$$\langle a :=_{r1x} [x]; \mathbf{if} \ a \ \langle [z] :=_{r1x} 1; [y] :=_{r1x} 1 \rangle \ \langle [y] :=_{r1x} 1 \rangle \rangle.$$

После того, как в подбуферах появляются одинаковые инструкции (в данном случае это $[y] :=_{r1x} 1$), и перед ними в подбуферах нет конфликтующих инструкций,

OpC11 MM может вынести их на предыдущий уровень буфера:

$$\langle a :=_{r1x} [x]; [y] :=_{r1x} 1; \mathbf{if} a \langle [z] :=_{r1x} 1 \rangle \rangle.$$

Далее, поскольку инструкции $a :=_{r1x} [x]$ и $[y] :=_{r1x} 1$ независимы, то $[y] :=_{r1x} 1$ может быть выполнена, после чего в памяти появляется новое сообщение:

$$M = \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle, \langle z : 0@0, [z@0] \rangle, \langle y : 1@1, [y@1] \rangle \}.$$

После этого результат $c = 1$ получается следующим образом. Правый поток читает из нового сообщения, присваивая 1 в b . Поскольку в правом потоке условие после этого было вычислено к значению 1, то может быть выполнена инструкция записи в локацию x :

$$M = \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle, \langle z : 0@0, [z@0] \rangle, \langle y : 1@1, [y@1] \rangle, \langle x : 1@1, [x@1] \rangle \}.$$

После этого левый поток может выполнить отложенное чтение $a :=_{r1x} [x]$ из добавленного сообщения. Так, в буфере левого потока остаётся только одна запись, соответствующая отложенной конструкции \mathbf{if} , чьё условие было вычислено к значению 1:

$$\langle \mathbf{if} 1 \langle [z] :=_{r1x} 1 \rangle \rangle.$$

После вычисления отложенной конструкции \mathbf{if} и выполнения записи в z в памяти находится шесть сообщений:

$$M = \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle, \langle z : 0@0, [z@0] \rangle, \langle y : 1@1, [y@1] \rangle, \langle x : 1@1, [x@1] \rangle, \langle z : 1@1, [z@1] \rangle \}.$$

Чтение из последней записи в локацию z приводит к результату $c = 1$.

Идея перевода повторяющихся инструкций из вложенных буферов естественным образом обобщается на случай вложенных условных операторов.

2.1.5 sc-инструкции

C/C++11 MM гарантирует наличие тотального порядка sc на sc -событиях, который не противоречит программному порядку po , отношению “синхронизируется с” sw , и порядку памяти mo . Помимо этого sc -чтение обладает теми же свойствами, что и приобретающее чтение, а sc -записи — что и высвобождающие записи.

Рассмотрим программу SB-sc (store buffering, буферизация записи):

$$\begin{aligned} & [x] :=_{sc} 0; [y] :=_{sc} 0; \\ & [x] :=_{sc} 1; \parallel [y] :=_{sc} 1 \\ & a :=_{sc} [y]; \parallel b :=_{sc} [x]; \end{aligned} \quad (\text{SB-sc})$$

Для этой программы C/C++11 ММ запрещает результат $[a = 0, b = 0]$. Это объясняется тем, что в её сценарии поведения, как минимум, одно из чтений находится позже все остальных событий в отношении *sc*, а это значит, что соответствующий поток в момент исполнения этого чтения осведомлён о всех (*sc*-)записях в программе.

Для того, чтобы гарантировать аналогичное ограничение, в состояние машины OpC11 добавляется глобальный (общий для всех потоков) компонент — *sc-фронт* $view_{sc}$. Он используется следующим образом: при выполнении *sc*-чтения из локации ℓ поток обновляет свой базовый фронт на $[\ell@view_{sc}(\ell)]$, а при выполнении *sc*-записи в локацию ℓ сообщения с меткой времени τ поток обновляет *sc*-фронт на $[\ell@\tau]$. Таким образом, *sc*-чтение из локации ℓ не может прочитать сообщение в памяти, которое имеет меньшую метку времени, чем метка сообщения в ту же локацию, которое было записано последней на тот момент *sc*-записью.

2.1.6 Неатомарные обращения

Согласно C/C++11 ММ, программы с гонками по данным [97], в которых участвуют неатомарные обращения к памяти, обладают неопределённым поведением. Так, рассмотрим программу DR-rlx-na (data race, гонка по данным):

$$\begin{aligned} & [d] :=_{na} 0; \\ & [d] :=_{rlx} 1; \parallel a :=_{na} [d]; \end{aligned} \quad (\text{DR-rlx-na})$$

В ней есть гонка по данным между инструкциями $[d] :=_{rlx} 1$ и $a :=_{na} [d]$. Мы можем идентифицировать эту гонку с помощью базовых фронтов в случае сценария, в котором сначала левый поток выполняет запись, а потом правый — чтение. В такой ситуации правый поток будет выполнять неатомарную операцию над локацией d , при этом не являясь осведомлённым о последней записи в данную локацию. Если OpC11 ММ идентифицировала гонку по данным, в которую вовлечена неатомарная операция хотя бы в одном сценарии поведения программы, то считается, что программа в целом обладает неопределённым поведением.

Рассмотрим похожую программу, также содержащую гонку по данным:

$$\begin{aligned} & [d] :=_{\text{na}} 0; \\ [d] :=_{\text{na}} 1; \parallel a :=_{\text{rlx}} [d]; \end{aligned} \quad (\text{DR-na-rlx})$$

Идентификация гонки в данном случае не может быть проведена только с помощью базовых фронтов потоков. Для решения проблемы в состоянии машины OpC11 вводится ещё один глобальный фронт — *na-фронт* view_{na} . Подобно *sc-фронту*, *na-фронт* по локации возвращает метку времени последней *na*-записи в неё. Так, при выполнении любой операции над локацией ℓ поток проверяет, что он осведомлён о последней *na*-записи в ℓ (т.е. его базовый фронт по ℓ больше или равен $\text{view}_{\text{na}}(\ell)$), и если это не так, то машина OpC11 сигнализирует о гонке.

С помощью такой техники гонка по данным в программе DR-na-rlx идентифицируется в сценарии поведения, в котором *na*-запись левого потока выполняется до *rlx*-чтения правого потока.

2.1.7 Потребляющие чтения

Потребляющее (*consume*, *con*) чтение является более слабой версией приобретающего чтения. Приобретающее чтение обновляет базовый фронт потока с помощью фронта прочитанного сообщения и тем самым влияет на все последующие инструкции, тогда как потребляющее чтение действует только на последующие чтения, которые зависят от него по адресу³.

Рассмотрим программу, в которой используется потребляющее чтение:

$$\begin{aligned} & [p] :=_{\text{na}} \mathbf{null}; [d] :=_{\text{na}} 0; [x] :=_{\text{na}} 0; \\ & \left. \begin{array}{l} [x] :=_{\text{rlx}} 1; \\ [d] :=_{\text{na}} 1; \\ [p] :=_{\text{rel}} d \end{array} \right\| \begin{array}{l} a :=_{\text{con}} [p]; \\ \mathbf{if} \ a \neq \mathbf{null} \\ \mathbf{then} \ b :=_{\text{na}} [a]; \\ \qquad c :=_{\text{rlx}} [x] \\ \mathbf{else} \ b := 0; \\ \qquad c := 0 \\ \mathbf{fi} \end{array} \end{aligned} \quad (\text{MP-con-na-2})$$

В этой программе левый поток передаёт информацию, записанную в локацию d , правому потоку через указатель p . Правый поток с помощью *con*-чтения заносит

³Инструкция чтения i зависит по адресу от инструкции чтения j , если целевой адрес i зависит от результата исполнения j .

в переменную a содержимое указателя p . Если переменная a не равна `null`, то поток читает из той локации, на которую указывает a (в данном случае на локацию d), а потом — из локации x . В C/C++11 ММ у этой программы существует три возможных результата исполнения: $[a = \text{null}, b = 0, c = 0]$, $[a = d, b = 1, c = 1]$ и $[a = d, b = 1, c = 0]$. Если в программе `con`-чтение заменить на `acq`-чтение, то последний результат станет невозможным, т.к. после выполнения $a :=_{\text{acq}} [p]$ с результатом d базовый фронт правого потока будет указывать на сообщения, которые были получены в результате исполнения $[x] :=_{\text{rlx}} 1$ и $[d] :=_{\text{na}} 1$. В то же время `con`-чтение $a :=_{\text{con}} [p]$ “синхронизирует” только последующее чтение $b :=_{\text{na}} [a]$, т.к. оно является разыменованием результата `con`-чтения и не влияет на независимое чтение $c :=_{\text{rlx}} [x]$.

Для поддержки подобного поведения OpC11 ММ может *аннотировать* с помощью фронтов инструкции чтения, которые зависят от `con`-чтений. Когда потребляющее чтение получает из памяти сообщение $\langle \ell : v@t, \text{view} \rangle$, то, вместо того, чтобы обновить базовый фронт потока с помощью view , как это сделало бы приобретающее чтение, оно помечает все зависимые от него инструкции чтения фронтом view . В дальнейшем, когда помеченная инструкция чтения будет исполняться, она скомбинирует базовый на тот момент фронт потока с фронтом-пометкой для того, чтобы вычислить минимальную метку времени, сообщение с которой доступно для чтения. Аналогичным образом помечаются и обрабатываются отложенные чтения в операционных буферах, которые ссылаются на символичный результат `con`-чтения.

2.1.8 Соединение потоков

В момент соединения потоков, т.е. когда оба потока закончили своё исполнение, естественно ожидать, что все отложенные операции были выполнены, и, соответственно, операционные буфера пусты. Это подтверждается тем, что в C/C++11 ММ [4] используется отношение “дополнительно синхронизируется с” (`additional-synchronizes-with`, `asw`), которое связывает последнее событие потока с первой следующей за потоком инструкцией родительского потока. Отношение `asw` является частью отношения `hb`. Это означает, что родительский поток оказывается осведомлен о всех сообщениях, которые были прочитаны дочерними потоками. В OpC11 ММ это выражается так: соединение потоков возможно, только если их операционные буфера пусты, а после соединения потоков родительский

поток получает базовый фронт, равный комбинации базовых фронтов соединяемых потоков.

Тем не менее, это противоречит стандартам C и C++11, требующим, чтобы оптимизация секвенциализации ($C_1 \parallel C_2 \rightsquigarrow C_1; C_2$) была корректной. Это делает предыдущие предположения некорректными. Данная проблема может быть проиллюстрирована на следующей программе, в которой параллельная композиция с пустым потоком может быть заменена на не пустой поток:

$$\begin{array}{l}
 [x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\
 a :=_{\text{rlx}} [y] \parallel \mathbf{skip} \parallel b :=_{\text{rlx}} [x] \parallel \mathbf{skip} \\
 [x] :=_{\text{rlx}} 1 \quad \parallel \quad [y] :=_{\text{rlx}} 1
 \end{array} \quad (\text{LB-rlx-join})$$

Если применить такую оптимизацию к одной из композиций потоков, то результат $[a = 1, b = 1]$ станет возможным. Для того, чтобы поддержать данный сценарий поведения, в интерпретаторе модели допускается альтернативное правило соединения потоков как отдельный аспект.

2.1.9 Расслабленные обращения и синхронизация

Между расслабленными операциями, высвобождающими записями и приобретающими чтениями существует тонкое взаимодействие. В этом подразделе описываются варианты этого взаимодействия, а также технические решения в OpC11 MM, обеспечивающие его.

Высвобождающие цепочки

В связи с тем, что расслабленное чтение не может участвовать в синхронизации, его исполнение не обновляет базовый фронт потока фронтом прочитанного сообщения, как это происходит в случае приобретающего чтения. Тем не менее, если приобретающее чтение потока T_2 читает из сообщения, которое было добавлено расслабленной записью w_{rlx} потока T_1 , то оно должно синхронизироваться с высвобождающей записью в ту же локацию w_{rel} , предшествующую w_{rlx} в потоке T_1 , если такая запись существует. Это свойство является аналогом высвобождающих цепочек (release sequences) из C/C++11 MM [4].

Рассмотрим вариант программы MP, в сценариях поведения которого имеется описанная выше синхронизация:

$$\begin{array}{l}
 [f] :=_{\text{na}} 0; [d] :=_{\text{na}} 0; [x] :=_{\text{na}} 0; \\
 [d] :=_{\text{na}} 5; \\
 [f] :=_{\text{rel}} 1; \\
 [x] :=_{\text{rel}} 1; \\
 [f] :=_{\text{rlx}} 2
 \end{array}
 \left\| \begin{array}{l}
 \mathbf{repeat} \ c :=_{\text{acq}} [f]; c == 2 \ \mathbf{end}; \\
 a :=_{\text{na}} [d]; \\
 b :=_{\text{rlx}} [x]
 \end{array} \right. \quad (\text{MP-rel-acq-na-rlx-2})$$

Единственным значением, которое может получить регистр a , является 5. Это объясняется тем, что последнее приобретающее чтение $c :=_{\text{acq}} [f]$ в цикле должно прочитать значение 2, следовательно синхронизироваться с высвобождающей записью $[f] :=_{\text{rel}} 1$. В то же время регистр b может получить как значение 0, так и 1, поскольку запись $[f] :=_{\text{rel}} 1$, с которой синхронизируется приобретающее чтение, предшествует записи $[x] :=_{\text{rel}} 1$, и поэтому информация об этой записи в x не попадает во фронт сообщения, записанного инструкцией $[f] :=_{\text{rel}} 1$.

Для того, чтобы выразить такую синхронизацию, у каждого потока в машине OpC11 имеется *фронт записи* (write-front) $view_{\text{write}}$. Этот фронт для каждой локации возвращает метку времени последней высвобождающей записи, сделанной потоком в эту локацию. Когда поток выполняет расслабленную запись в локацию ℓ с меткой времени τ , в соответствующее сообщение записывается фронт, который является комбинацией $[\ell@\tau]$ и фронта сообщения в ℓ с меткой времени $view_{\text{write}}(\tau)$, которое было записано высвобождающей записью того же потока.

Отложенные расслабленные обращения и синхронизация

Рассмотрим вариант программы LB, в которой инструкции чтения являются расслабленными, а записи — высвобождающими:

$$\begin{array}{l}
 [x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\
 a :=_{\text{rlx}} [x]; \\
 [y] :=_{\text{rel}} 1
 \end{array}
 \left\| \begin{array}{l}
 b :=_{\text{rlx}} [y]; \\
 [x] :=_{\text{rel}} 1
 \end{array} \right. \quad (\text{LB-rel-rlx})$$

Согласно C/C++11 ММ эта программа имеет сценарий поведения с результатом $[a = 1, b = 1]$, поскольку высвобождающие записи не накладывают никаких дополнительных ограничений в отсутствие приобретающих чтений. Поэтому OpC11 ММ разрешает исполнять высвобождающие записи даже в тот момент, когда предшествующие отложенные инструкции чтения ещё не выполнены.

Тем не менее, требуются ввести некоторые ограничения на то, как инструкции чтения могут быть отложены через высвобождающие записи. Рассмотрим ещё один вариант программы LB.

$$\begin{array}{l} [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\ a :=_{acq} [x]; \left\| b :=_{rlx} [y]; \right. \\ [y] :=_{rlx} 1 \left\| [x] :=_{rel} 1 \right. \end{array} \quad (\text{LB-rel-acq-rlx})$$

В этой программе в левом потоке есть приобретающее чтение, а в правом — высвобождающая запись. Если это чтение прочитает сообщение, сделанное инструкцией $[x] :=_{rel} 1$, т.е. регистр a получит значение 1, то в терминах C/C++11 ММ между $b :=_{rlx} [y]$ и $[y] :=_{rlx} 1$ возникнет ребро отношения “предшествует” [hb](#). Следовательно, регистр b не может получить значение 1, т.к. чтение не может прочитать то, что записано последующей за ним записью. Таким образом, OpC11 ММ должна предотвращать ситуацию, когда чтение, которое было отложено через высвобождающую запись W , выполняется после того, как другой поток прочитал сообщение W с помощью приобретающего чтения.

Для реализации данного ограничения в состоянии машины OpC11 добавляется глобальный компонент γ , который является списком троек, состоящих из локации, метки времени некоторого существующего сообщения и символического значения, идентифицирующего отложенное чтение. При выполнении высвобождающей записи W , которая добавляет сообщение локации ℓ с меткой времени τ , для каждого отложенного потоком чтения в список γ добавляется по тройке $\langle \ell, \tau, x \rangle$, где x — символическим значение чтения. При этом приобретающее чтение из сообщения локации ℓ с меткой времени τ возможно только в том случае, если в γ не осталось записей вида $\langle \ell, \tau, _ \rangle$, а выполнение отложенного чтения с символическим значением x удаляет из γ все тройки $\langle _, _, x \rangle$.

Следующая программа иллюстрирует ещё одну особенность, которая связана с откладыванием расслабленных записей через высвобождающие:

$$\begin{array}{l} [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\ [x] :=_{rlx} 1; \left\| [y] :=_{rlx} 1; \right. \\ [y] :=_{rel} 1 \left\| [x] :=_{rel} 1 \right. \\ a :=_{rlx} [x]; b :=_{rlx} [y] \end{array} \quad (\text{WR-rlx-rel})$$

Согласно C/C++11 ММ, результат $[a = 1, b = 1]$ возможен для этой программы, и это требует, чтобы сообщения расслабленных записей попали в память после

сообщений высвобождающих. При этом, если другой (третий) поток выполнит приобретающее чтение из сообщения, сделанного одной из высвобождающих записей, то он должен стать осведомлённым о предшествующей расслабленной записи, а для этого соответствующее сообщение должно находиться в памяти.

Аналогично предыдущему пункту, данная проблема решается с помощью списка γ . При исполнении высвобождающей записи также, как и для отложенных чтений, в списке γ появляются тройки, связанные с отложенными записями. Единственным отличием от обработки отложенных чтений является то, что при выполнении отложенной записи W не только удаляются все тройки $\langle \ell, \tau, x \rangle$, где x — символьный идентификатор записи, но и увеличивается фронт сообщения локации ℓ с меткой времени τ на $[\ell'@\tau']$, где ℓ' и τ' связаны с сообщением W .

2.2 Формальное описание модели

В разделе приводится математическое определение OpC11 ММ, включая определение синтаксиса языка, для которого задана модель, представления памяти и фронтов.

2.2.1 Синтаксис языка модели и базовые правила редукции

Синтаксис языка модели представлен на рис. 6. Мета-переменная e представляет выражения, которые могут быть целыми числами z , локациями ℓ , неизменяемыми локальными переменными x , парами, проекциями пар или бинарными выражениями. Конструкция **choice** является недетерминированным выбором между двумя выражениями.

Программы представляются как операторы S , где $x := S_1; S_2$ является let-выражением, **spw** $S_1 S_2$ — параллельной композицией потоков, $[l]_{RM}$ — выражением чтения из памяти. В примерах также используются дополнительные обозначения:

- оператор **skip** вместо константного выражения 0,
- выражения $x :=_{RM} [l]$ и $x := e$ для обозначения $x := [l]_{RM}$; x и $x := e$;
- оператор $S_1; S_2$ вместо $x' := S_1; S_2$, где x' не встречается в S_2 ,
- конструкция $S_1 || S_2$ для обозначения **spw** $S_1 S_2$.

Результатом программы является либо значение v , либо значение времени исполнения (run-time value) **stuck**, которое символизирует, что что-то пошло не

$$\begin{aligned}
e & ::= x \mid z (\in \mathbb{Z}) \mid e_1 \text{ op } e_2 \mid \mathbf{choice} \ e_1 \ e_2 \\
& \quad \mathbf{fst} \ e \mid \mathbf{snd} \ e \mid (e_1, e_2) \mid \iota \\
\text{op} & ::= + \mid - \mid * \mid / \mid \% \mid == \mid \neq \\
\iota & ::= \ell \mid x \\
\ell & \text{ — идентификатор локации} \\
x & \text{ — локальная переменная} \\
v & ::= \ell \mid z \mid (v_1, v_2) \\
\\
s & ::= e \mid x := s_1; s_2 \mid \mathbf{spw} \ s_1 \ s_2 \mid \\
& \quad \mathbf{if} \ e \ \mathbf{then} \ s_1 \ \mathbf{else} \ s_2 \ \mathbf{fi} \mid \mathbf{repeat} \ s \ \mathbf{end} \mid \\
& \quad [\iota]_{\text{RM}} \mid [\iota] \ :=_{\text{WM}} \ e \mid \mathbf{cas}_{\text{SM,FM}}(\iota, e_1, e_2) \\
s_{\text{RT}} & ::= \mathbf{stuck} \mid \mathbf{par} \ s_1 \ s_2 \\
\\
\text{RM} & ::= \text{sc} \mid \text{acq} \mid \text{con} \mid \text{rlx} \mid \text{na} \\
\text{WM} & ::= \text{sc} \mid \text{rel} \mid \text{rlx} \mid \text{na} \\
\text{SM} & ::= \text{sc} \mid \text{acqrel} \mid \text{rel} \mid \text{acq} \mid \text{con} \mid \text{rlx} \\
\text{FM} & ::= \text{sc} \mid \text{acq} \mid \text{con} \mid \text{rlx}
\end{aligned}$$

Рис. 6. Синтаксис операций и выражений языка модели OpC11

так — в исполнении найдена гонка по данным или была попытка чтения из неинициализированной переменной. Другой конструкцией времени исполнения является $\mathbf{par} \ s_1 \ s_2$, которая получается в результате редукции $\mathbf{spw} \ s_1 \ s_2$ и представляет находящиеся в исполнении потоки. На шаге операционной семантики, который редуцирует $\mathbf{spw} \ s_1 \ s_2$ в $\mathbf{par} \ s_1 \ s_2$, происходит необходимая инициализация компонент машины OpC11.

Мета-переменная ξ представляет динамическое состояние машины с точностью до программы. Вычисление программы s в машине OpC11 начинается со стартового состояния $\langle s, \xi_{init} \rangle$, где ξ_{init} содержит пустую память и пустой базовый фронт для единственного стартового потока. Переходы машины заданы в редукционном стиле [13], большинство из них имеет следующий вид:

$$\frac{\dots}{\langle E[s], \xi \rangle \rightarrow \langle E[s'], \xi' \rangle}$$

Здесь E — это *редукционный контекст*, заданный так:

$$E ::= [] \mid x := E; s \mid \mathbf{par} E s \mid \mathbf{par} s E.$$

Если в момент исполнения программы запущено более одного потока, т.е. в программном выражении присутствует узел **par**, то программное выражение может быть недетерминированно разбито на контекст и подпрограмму.

Базовые правила семантики, которые не затрагивают операций над памятью, приведены на рисунке 7. Из них интерес представляют правила Spawn и Join, которые описывают старт и соединение дочерних потоков соответственно. Эти правила модифицируют компоненты состояния машины OpC11, которые являются локальными для потоков, например, базовый фронт и операционный буфер. Конкретные представления правил Spawn и Join зависят от многопоточных аспектов модели, которые определяют мета-функции `spawn` и `join`.

2.2.2 Представление памяти и фронтов

В базовом представлении состояние ξ машины OpC11 включает в себя память M и функцию ψ^{rd} , которая по идентификатору потока π возвращает его базовый фронт (см. рис. 8).

Память M — это частичная функция, которая по локации и метке времени возвращает сохраненное значение и синхронизационный фронт. Разные аспекты модели используют фронты по-разному, но каждый фронт является частичной функцией, которая по локации возвращает некоторую метку времени. Функция базового фронта возвращает базовый фронт потока по его идентификатору π , где идентификатор потока — это список направлений налево (l) / направо (r), который показывает, как найти подвыражение потока во всем выражении программы, проходя по вершинам **par**. Это путь уникально идентифицирует поток. Для вычисления пути по редукционному контексту используется вспомогательная функция `path`.

Стартующие дочерние потоки наследуют базовый фронт родительского потока, что в терминах самой простой версии функции `spawn` определяется следующим образом:

$$\mathbf{spawn}(E, \langle M, \psi^{rd} \rangle) \triangleq \langle M, \psi^{rd}[\pi l \mapsto view_{rd}, \pi r \mapsto view_{rd}] \rangle,$$

где $\pi = \mathbf{path}(E)$ и $view_{rd} = \psi^{rd}(\pi)$. Когда потоки соединяются, базовый фронт их родительского потока становится покомпонентным максимумом базовых фронтов

SUBST

$$\frac{}{\langle \mathbf{E}[\mathbf{x} := v; \mathbf{s}], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{s}[\mathbf{x}/v]], \xi \rangle}$$

IF-FALSE

$$\frac{}{\langle \mathbf{E}[\mathbf{if} \ 0 \ \mathbf{then} \ \mathbf{s}_1 \ \mathbf{else} \ \mathbf{s}_2 \ \mathbf{fi}], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{s}_2], \xi \rangle}$$

IF-TRUE

$$\frac{n \neq 0}{\langle \mathbf{E}[\mathbf{if} \ n \ \mathbf{then} \ \mathbf{s}_1 \ \mathbf{else} \ \mathbf{s}_2 \ \mathbf{fi}], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{s}_1], \xi \rangle}$$

REPEAT-UNROLL

 \mathbf{x} – новая переменная

$$\frac{}{\langle \mathbf{E}[\mathbf{repeat} \ \mathbf{s} \ \mathbf{end}], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{x} := \mathbf{s}; \ \mathbf{if} \ \mathbf{x} \ \mathbf{then} \ \mathbf{x} \ \mathbf{else} \ \mathbf{repeat} \ \mathbf{s} \ \mathbf{end} \ \mathbf{fi}], \xi \rangle}$$

SPAWN

$$\xi' = \mathbf{spawn}(\mathbf{E}, \xi)$$

$$\frac{}{\langle \mathbf{E}[\mathbf{spw} \ \mathbf{s}_1 \ \mathbf{s}_2], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{par} \ \mathbf{s}_1 \ \mathbf{s}_2], \xi' \rangle}$$

JOIN

$$\xi' = \mathbf{join}(\mathbf{E}, \xi)$$

$$\frac{}{\langle \mathbf{E}[\mathbf{par} \ v_1 \ v_2], \xi \rangle \rightarrow \langle \mathbf{E}[(v_1, v_2)], \xi' \rangle}$$

CHOICE-FST

$$\frac{}{\langle \mathbf{E}[\mathbf{EU}[\mathbf{choice} \ e_1 \ e_2]], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{EU}[e_1]], \xi \rangle}$$

CHOICE-SND

$$\frac{}{\langle \mathbf{E}[\mathbf{EU}[\mathbf{choice} \ e_1 \ e_2]], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{EU}[e_2]], \xi \rangle}$$

Рис. 7. Базовые правила OpC11 MM

Состояние	$\xi ::= \langle M, \psi^{\text{rd}} \rangle$
Память	$M ::= (\ell, \tau) \mapsto \langle v, view \rangle$
Функция базового фронта	$\psi^{\text{rd}} ::= \pi \mapsto view$
Фронт	$view ::= \ell \mapsto \tau$
Идентификатор потока	$\pi \text{ --- } (\ell r)^*$
Метка времени	$\tau \in \mathbb{N}$

Рис. 8. Базовое состояние машины OpC11

$$\begin{array}{c}
 \text{READ-UNINIT} \\
 \hline
 \xi = \langle M, \psi^{\text{rd}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad view_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad view_{\text{rd}}(\ell) = \perp \\
 \hline
 \langle \mathbf{E}[[\ell]_{\text{RM}}], \xi \rangle \rightarrow \langle \mathbf{stuck}, \xi_{\text{init}} \rangle \\
 \\
 \text{CAS-UNINIT} \\
 \hline
 \xi = \langle M, \psi^{\text{rd}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad view_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad view_{\text{rd}}(\ell) = \perp \\
 \hline
 \langle \mathbf{E}[\text{cas}_{\text{SM,FM}}(\ell, \mathbf{e}_1, \mathbf{e}_2)], \xi \rangle \rightarrow \langle \mathbf{stuck}, \xi_{\text{init}} \rangle
 \end{array}$$

Рис. 9. Правила чтения из неинициализированной локации

дочерних потоков:

$$\text{join}(\mathbf{E}, \langle \mathbf{s}, \psi^{\text{rd}} \rangle) = \langle \mathbf{s}, \psi^{\text{rd}}[\pi \mapsto view_{\text{rd}}^l \sqcup view_{\text{rd}}^r] \rangle,$$

где $\pi = \text{path}(\mathbf{E})$, $view_{\text{rd}}^l = \psi^{\text{rd}}(\pi l)$ и $view_{\text{rd}}^r = \psi^{\text{rd}}(\pi r)$.

Далее определяется первый набор правил о “плохих” сценариях поведения — тех, которые включают чтение из неинициализированной локации (см. рис. 9). Эти правила срабатывают в том случае, если поток, пытающийся прочитать значение из локации ℓ , не осведомлен ни об одной записи, т.е. его базовый фронт не определён для ℓ . В частном случае эти правила применимы, если в локацию не было сделано ни одной записи.

2.2.3 Высвобождающие и приобретающие обращения

Правила, описывающие поведение высвобождающих записей и приобретающих чтений, приведены на рис. 10. Высвобождающая запись добавляет в память новую запись $(\ell, \tau) \mapsto (v, view)$, где v — записываемое значение, а $view$ — фронт добавленного сообщения, который далее может быть использован для синхрони-

$$\begin{array}{c}
\text{WRITE-RELEASE} \\
\xi = \langle M, \psi^{\text{rd}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad \tau = \text{Next}\tau(M, \ell) \\
\text{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \text{view} = \text{view}_{\text{rd}}[\ell \mapsto \tau] \\
\xi' = \langle M[(\ell, \tau) \mapsto (v, \text{view})], \psi^{\text{rd}}[\pi \mapsto \text{view}] \rangle \\
\hline
\langle \mathbf{E}[[\ell] :=_{\text{rel}} v], \xi \rangle \rightarrow \langle \mathbf{E}[v], \xi' \rangle
\end{array}$$

$$\begin{array}{c}
\text{READ-ACQUIRE} \\
\xi = \langle M, \psi^{\text{rd}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad M(\ell, \tau) = (v, \text{view}) \\
\text{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \text{view}_{\text{rd}}(\ell) \leq \tau \quad \xi' = \langle M, \psi^{\text{rd}}[\pi \mapsto \text{view}_{\text{rd}} \sqcup \text{view}] \rangle \\
\hline
\langle \mathbf{E}[[\ell]_{\text{acq}}], \xi \rangle \rightarrow \langle \mathbf{E}[v], \xi' \rangle
\end{array}$$

Рис. 10. Правила высвобождающей записи и приобретающего чтения

зации с другими потоками. Сам фронт сообщения является обновлённым на $[\ell@\tau]$ базовым фронтом соответствующего потока.

Правило обработки приобретающего чтения является недетерминированным, поскольку выбирает из памяти запись $(\ell, \tau) \mapsto (v, \text{view})$, метка времени τ которой не меньше значения базового фронта потока по этой локации $\text{view}_{\text{rd}}(\ell)$. Значение v заменяет инструкцию чтения внутри редукционного контекста \mathbf{E} , а базовый фронт потока view_{rd} комбинируется с прочитанным фронтом сообщения view . Здесь и далее правила для CAS-инструкций⁴ опущены; они могут быть найдены в реализации интерпретатора [98].

2.2.4 SC-инструкции

В состоянии машины OpC11 для представления правил обработки SC-инструкций нужно добавить дополнительную компоненту — глобальный SC-фронт view^{sc} :

$$\xi ::= \langle \dots, \text{view}^{\text{sc}} \rangle$$

Этот фронт по локации определяет максимальную метку времени сообщения в эту локацию, которое было сделано с помощью SC-записи.

⁴CAS-инструкция (compare-and-set) является частным случаем атомарного чтения и записи (RMW). Эта инструкция прочитывает значение из локации, сравнивает его с ожидаемым значением и в случае совпадения записывает новое значение в локацию.

$$\begin{array}{c}
\text{WRITE}_{\text{SC}} \\
\xi = \langle M, \psi^{\text{rd}}, \text{view}^{\text{sc}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad \tau = \text{Next}\tau(M, \ell) \\
\text{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \text{view} = \text{view}_{\text{rd}}[\ell \mapsto \tau] \\
\xi' = \langle M[(\ell, \tau) \mapsto (v, \text{view})], \psi^{\text{rd}}[\pi \mapsto \text{view}], \text{view}^{\text{sc}}[\ell \mapsto \tau] \rangle \\
\hline
\langle \mathbf{E}[[\ell] :=_{\text{sc}} v], \xi \rangle \rightarrow \langle \mathbf{E}[v], \xi' \rangle \\
\\
\text{READ}_{\text{SC}} \\
\xi = \langle M, \psi^{\text{rd}}, \text{view}^{\text{sc}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad M(\ell, \tau) = (v, \text{view}) \\
\text{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \max(\text{view}_{\text{rd}}(\ell), \text{view}^{\text{sc}}(\ell)) \leq \tau \\
\xi' = \langle M, \psi^{\text{rd}}[\pi \mapsto \text{view}_{\text{rd}} \sqcup \text{view}], \text{view}^{\text{sc}} \rangle \\
\hline
\langle \mathbf{E}[[\ell]_{\text{acq}}], \xi \rangle \rightarrow \langle \mathbf{E}[v], \xi' \rangle
\end{array}$$

Рис. 11. Правила обработки sc -инструкций

Правила обработки sc -инструкций приведены на рис. 11. Они совпадают с правилами для высвобождающих записей и приобретающих чтений с рис. 10 с точностью до фрагментов, выделенных серым цветом. Так, правило sc -записи обновляет sc -фронт машины, чтобы по целевой локации ℓ он возвращал метку времени добавленной записи, а правило sc -чтения проверяет, что метка времени выбранного сообщения не меньше, чем значение sc -фронта по целевой локации.

2.2.5 Неатомарные обращения

Для обработки неатомарных чтений и записей в состояние машины добавляется глобальный na -фронт:

$$\xi ::= \langle \dots, \text{view}^{\text{na}} \rangle.$$

Аналогично sc -фронту, na -фронт по локации возвращает максимальную метку времени na -записи в неё, а сам фронт обновляется в правиле na -записи.

na -фронт предназначен для поиска гонок по данным, которые включают неатомарные обращения к памяти. Так, когда поток выполняет na -обращения (см. правила ReadNA и WriteNA на рис. 12), происходит проверка того, что поток осведомлён о последнем сообщении в целевую локацию. Если данное требование не выполняется, то в программе присутствует гонка, и программа имеет неопределённое поведение (см. правила ReadNA-stuck1 и WriteNA-stuck1). Кроме того, если поток выполняет необязательно неатомарное обращение к локации ℓ , о по-

WRITE_{NA}

$$\begin{array}{l}
\xi = \langle M, \psi^{\text{rd}}, \mathit{view}^{\text{na}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad \tau = \text{Next}\tau(M, \ell) \\
\mathit{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \mathit{view} = \mathit{view}_{\text{rd}}[\ell \mapsto \tau] \quad \mathit{view}_{\text{rd}}(\ell) \equiv \text{LastTS}(M, \ell) \\
\xi' = \langle M[(\ell, \tau) \mapsto (v, ())], \psi^{\text{rd}}[\pi \mapsto \mathit{view}], \mathit{view}^{\text{na}}[\ell \mapsto \tau] \rangle \\
\hline
\langle \mathbf{E}[[\ell] :=_{\text{na}} v], \xi \rangle \rightarrow \langle \mathbf{E}[v], \xi' \rangle
\end{array}$$

READ_{NA}

$$\begin{array}{l}
\xi = \langle M, \psi^{\text{rd}}, \mathit{view}^{\text{na}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad \tau = \text{LastTS}(M, \ell) \\
M(\ell, \tau) = (v, \mathit{view}) \quad \tau \equiv \mathit{view}_{\text{rd}}(\ell) \quad \xi' = \langle M, \psi^{\text{rd}}, \mathit{view}^{\text{na}} \rangle \\
\hline
\langle \mathbf{E}[[\ell]_{\text{na}}], \xi \rangle \rightarrow \langle \mathbf{E}[v], \xi' \rangle
\end{array}$$

READ_{NA}-STUCK1

$$\begin{array}{l}
\xi = \langle M, \psi^{\text{rd}}, \mathit{view}^{\text{na}} \rangle \\
\pi = \text{path}(\mathbf{E}) \quad \mathit{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \mathit{view}_{\text{rd}}(\ell) \neq \text{LastTS}(M, \ell) \\
\hline
\langle \mathbf{E}[[\ell]_{\text{na}}], \xi \rangle \rightarrow \langle \mathbf{stuck}, \xi_{\text{init}} \rangle
\end{array}$$

WRITE_{NA}-STUCK1

$$\begin{array}{l}
\xi = \langle M, \psi^{\text{rd}}, \mathit{view}^{\text{na}} \rangle \\
\pi = \text{path}(\mathbf{E}) \quad \mathit{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \mathit{view}_{\text{rd}}(\ell) \neq \text{LastTS}(M, \ell) \\
\hline
\langle \mathbf{E}[[\ell] :=_{\text{na}} v], \xi \rangle \rightarrow \langle \mathbf{stuck}, \xi_{\text{init}} \rangle
\end{array}$$

READ_{NA}-STUCK2

$$\begin{array}{l}
\xi = \langle M, \psi^{\text{rd}}, \mathit{view}^{\text{na}} \rangle \\
\pi = \text{path}(\mathbf{E}) \quad \mathit{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \mathit{view}_{\text{rd}}(\ell) < \mathit{view}^{\text{na}}(\ell) \\
\hline
\langle \mathbf{E}[[\ell]_{\text{RM}}], \xi \rangle \rightarrow \langle \mathbf{stuck}, \xi_{\text{init}} \rangle
\end{array}$$

WRITE_{NA}-STUCK2

$$\begin{array}{l}
\xi = \langle M, \psi^{\text{rd}}, \mathit{view}^{\text{na}} \rangle \\
\pi = \text{path}(\mathbf{E}) \quad \mathit{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \mathit{view}_{\text{rd}}(\ell) < \mathit{view}^{\text{na}}(\ell) \\
\hline
\langle \mathbf{E}[[\ell] :=_{\text{WM}} v], \xi \rangle \rightarrow \langle \mathbf{stuck}, \xi_{\text{init}} \rangle
\end{array}$$

Рис. 12. Правила обработки неатомарных обращений и идентификации гонок по данным

$$\begin{array}{c}
\text{READ-CONSUME} \\
\xi = \langle M, \psi^{\text{rd}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad M(\ell, \tau) = (v, \text{view}) \\
\text{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \text{view}_{\text{rd}}(\ell) \leq \tau \\
\xi' = \langle M, \psi^{\text{rd}}[\pi \mapsto \text{view}_{\text{rd}}[\ell \mapsto \tau]] \rangle \\
\hline
\langle \mathbf{E}[[\ell]_{\text{con}}], \xi \rangle \rightarrow \text{annotate}(v, \text{view}, \pi, \langle \mathbf{E}[v], \xi' \rangle)
\end{array}$$

Рис. 13. Правило обработки потребляющего чтения

следней na-записи в которую он не осведомлён, т.е. его базовый фронт view_{rd} по ℓ меньше, чем $\text{view}^{\text{na}}(\ell)$, то это также является состоянием гонки (см. правила `ReadNA-stuck2` и `WriteNA-stuck2`).

В отличие от рассмотренных ранее высвобождающих и sc-записей, na-запись не может быть использована для синхронизации (даже как часть высвобождающей цепочки), поэтому её сообщение имеет пустой фронт. Аналогично, na-чтение игнорирует фронт прочитанного им сообщения.

2.2.6 Потребляющие чтения

В отличие от приобретающего чтения, которое обновляет базовый фронт потока, и этим влияет на все последующие экземпляры чтения в потоке, потребляющее чтение влияют только на экземпляры, целевой адрес которых зависит от него. Аналогичным образом отличается влияние приобретающего и потребляющего чтений на последующие CAS-инструкции.

Для поддержки потребляющих чтений добавлена возможность во время исполнения программы аннотировать инструкции чтения и CAS дополнительным фронтом view , полученным из потребляющего чтения:

$$\begin{array}{l}
\mathbf{s}_{\text{RT}} ::= \dots \mid [\iota]_{\text{RM}, \text{view}} \mid \mathbf{cas}_{\text{SM}, \text{FM}, \text{view}}(\iota, v_1, v_2) \\
\beta ::= \dots \mid \text{read}\langle \mathbf{x}, \iota, \text{RM}, \text{view} \rangle
\end{array}$$

При исполнении аннотированной инструкции базовый фронт потока временно увеличивается на фронт view .

При исполнении инструкции потребляющего чтения происходит аннотирование всех последующих зависимых инструкций с помощью соответствующего фронта сообщения (см. рис. 13).

READ-RELAXED

$$\begin{array}{l} \xi = \langle M, \psi^{\text{rd}}, \psi^{\text{wr}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad M(\ell, \tau) = (v, \text{view}) \\ \text{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \text{view}_{\text{rd}}(\ell) \leq \tau \quad \xi' = \langle M, \psi^{\text{rd}}[\pi \mapsto \text{view}_{\text{rd}} \sqcup [\ell @ \tau]], \psi^{\text{wr}} \rangle \\ \hline \langle \mathbf{E}[[\ell]_{\text{rlx}}], \xi \rangle \rightarrow \langle \mathbf{E}[v], \xi' \rangle \end{array}$$

WRITE-RELAXED

$$\begin{array}{l} \xi = \langle M, \psi^{\text{rd}}, \psi^{\text{wr}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad \tau = \text{Next}\tau(M, \ell) \\ \text{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \text{view} = \text{view}_{\text{rd}}[\ell \mapsto \tau] \\ \tau_{\text{rel}} = \psi^{\text{wr}}(\pi)(\ell) \quad (_, \text{view}_{\text{sync}}) = M(\ell, \tau_{\text{rel}}) \\ \xi' = \langle M[(\ell, \tau) \mapsto (v, \text{view}_{\text{sync}}[\ell \mapsto \tau])], \psi^{\text{rd}}[\pi \mapsto \text{view}], \psi^{\text{wr}} \rangle \\ \hline \langle \mathbf{E}[[\ell] :=_{\text{rlx}} v], \xi \rangle \rightarrow \langle \mathbf{E}[v], \xi' \rangle \end{array}$$

WRITE-RELEASE'

$$\begin{array}{l} \xi = \langle M, \psi^{\text{rd}}, \psi^{\text{wr}} \rangle \quad \pi = \text{path}(\mathbf{E}) \quad \tau = \text{Next}\tau(M, \ell) \\ \text{view}_{\text{rd}} = \psi^{\text{rd}}(\pi) \quad \text{view} = \text{view}_{\text{rd}}[\ell \mapsto \tau] \quad \text{view}'_{\text{wr}} = \psi^{\text{wr}}(\pi)[\ell \mapsto \tau] \\ \xi' = \langle M[(\ell, \tau) \mapsto (v, \text{view})], \psi^{\text{rd}}[\pi \mapsto \text{view}], \psi^{\text{wr}}[\pi \mapsto \text{view}'_{\text{wr}}] \rangle \\ \hline \langle \mathbf{E}[[\ell] :=_{\text{rel}} v], \xi \rangle \rightarrow \langle \mathbf{E}[v], \xi' \rangle \end{array}$$

Рис. 14. Правила расслабленных обращений

2.2.7 Расслабленные обращения

Исполнение расслабленных инструкций чтения не обновляет базовый фронт потока на фронт прочитанного сообщения (см. правило *Readext—Relaxed* на рис. 14), и это отличает расслабленные инструкции от приобретающих.

Для поддержки расслабленных записей в состоянии машины *OpC11* нужно внести дополнительную компоненту ψ^{wr} :

$$\xi ::= \langle \dots, \psi^{\text{wr}} \rangle,$$

где ψ^{wr} — это функция, которая по идентификатору потока возвращает его *фронт записи* view_{wr} . Фронт записи для каждой локации хранит метку времени последней высвобождающей записи, сделанной потоком в эту локацию. Когда поток выполняет расслабленную запись в локацию ℓ с меткой времени τ (см. правило *Write-Relaxed* на рис. 14), то в добавляемое сообщение записывается фронт, равный комбинации $[\ell @ \tau]$ и фронта сообщения, на который указывает $\text{view}_{\text{wr}}(\ell)$. Для

поддержки описанного механизма нужно изменить правило обработки высвобождающей записи (см. правило Write-Release' на рис. 14): после выполнения данного правила фронт записи потока по целевой локации возвращает метку времени добавленного сообщения. Аналогично надо изменить другие подобные правила, в частности, WriteSC.

Кроме того, мета-функции, связанные с запуском и соединением потоков, также требуют нового определения:

$$\begin{aligned} \text{spawn}(E, \langle M, \psi^{\text{rd}}, \psi^{\text{wr}} \rangle) &= \langle M, \psi^{\text{rd}}[\pi l \mapsto \text{view}_{\text{rd}}, \pi r \mapsto \text{view}_{\text{rd}}], \\ &\quad \psi^{\text{wr}}[\pi l \mapsto \perp, \pi r \mapsto \perp] \rangle \\ \text{join}(E, \langle M, \psi^{\text{rd}}, \psi^{\text{wr}} \rangle) &= \langle M, \psi^{\text{rd}}[\pi \mapsto \text{view}_{\text{rd}}^l \sqcup \text{view}_{\text{rd}}^r], \psi^{\text{wr}}[\pi \mapsto \perp] \rangle \end{aligned}$$

Дочерние потоки при запуске, также как и родительский после соединения, не наследуют фронты записи, т.к. согласно C/C++11 ММ [4] высвобождающие цепочки не могут выходить за пределы потока напрямую.

2.2.8 Отложенные операции и спекулятивное исполнение

Поддержка отложенных операций и спекулятивного исполнения в машине OpC11 осуществляется с помощью двух следующих компонент состояния:

$$\xi ::= \langle \dots, \varphi, \gamma \rangle.$$

Функция φ по идентификатору потока π возвращает его иерархический операционный буфер α отложенных операций β :

$$\begin{aligned} \varphi &::= \pi \mapsto \alpha \\ \alpha &::= \beta^* \\ \beta &::= \text{read}\langle \mathbf{x}, \iota, \text{RM} \rangle \mid \text{write}\langle \mathbf{x}, \iota, \text{WM}, \mathbf{e} \rangle \mid \text{bind}\langle \mathbf{x}, \mathbf{e} \rangle \mid \text{if}\langle \mathbf{x}, \mathbf{e}, \alpha, \alpha \rangle \end{aligned}$$

Каждая отложенная операция β обладает уникальным идентификатором — символьным значением \mathbf{x} . Отложенные операции чтения $\text{read}\langle \mathbf{x}, \iota, \text{RM} \rangle$ хранят выражение для вычисления целевой локации ι^5 , а также модификатор чтения RM . В случае отложенной записи также сохраняется выражение \mathbf{e} , результат вычисления которого будет записан как целевое значение. Для представления отложенного присваивания в локальную переменную используется конструкция $\text{bind}\langle \mathbf{x}, \mathbf{e} \rangle$,

⁵Целевая локация отложенной операции может зависеть от других, ещё не вычисленных, отложенных операций.

которая может быть использована для того, чтобы не форсировать вычисление отложенного чтения:

$$a :=_{r1x} [x]; b := a + 1; \dots$$

Для представления информации о спекулятивном исполнении веток условного оператора используется конструкция $if \langle x, e, \alpha_1, \alpha_2 \rangle$, где e является представлением условия, а α_1 и α_2 — вложенных буферов отложенных операций веток **then** и **else** соответственно. Редукционный контекст $E\alpha$, внутри которого возможно спекулятивное исполнение инструкций, представлен следующей грамматикой:

$$E\alpha ::= [] \mid x := E\alpha; s \mid \mathbf{if} \ x \ \mathbf{then} \ E\alpha \ \mathbf{else} \ s \ \mathbf{fi} \mid \\ \mathbf{if} \ x \ \mathbf{then} \ s \ \mathbf{else} \ E\alpha \ \mathbf{fi}$$

У конкретного подвыражения редукционного контекста символическое значение x , представляющее условие спекулятивно исполняемой конструкции, должно совпадать с идентификатором соответствующей записи $if \langle x, e, \alpha_1, \alpha_2 \rangle$ в буфере отложенных операций.

Вторая добавленная компонента состояния, γ , представляет ограничения, накладываемые на приобретающие чтения, и является списком троек вида $\langle \ell, \tau, x \rangle$. Присутствие тройки $\langle \ell, \tau, x \rangle$ в списке γ запрещает чтение из памяти сообщения (ℓ, τ) , пока отложенная операция с символическим значением x не будет выполнена.

В ходе исполнения программы любая инструкция чтения, записи или присваивания может быть отложена, даже если она находится в условном операторе — для этого в операционный буфер добавляется соответствующий элемент. Правила откладывания исполнения инструкций приведены на рис. 15.

После того, как операция была отложена, она может быть выполнена — см. правила на рис. 16. В этих правилах для записи и чтения опущены стандартные части, связанные с обновлением базового фронта и фронта записи. Рассмотрим подробнее правило Write-Resolve. С его помощью (недетерминированно) выбирается элемент из буфера отложенных операций, соответствующий некоторой инструкции записи, причём этот элемент обязан содержаться на первом уровне буфера. Без последнего требования семантика допускала бы “значения из воздуха”. Кроме того, перед выбранным элементом списка не должно быть элементов, которые находятся с ним в конфликте, таких как приобретающее чтение или запись в ту же локацию. Из новой компоненты отложенных операций убирается соответствующий элемент ($\varphi' = \text{removeAndUpdate}(\varphi, \pi, \text{write}\langle x, \ell, WM, v \rangle)$),

WRITE-POSTPONE

$$\begin{array}{l} \xi = \langle M, \psi^{\text{rd}}, \varphi, \gamma \rangle \quad \mathbf{x} \text{ — новое символическое значение} \\ \alpha = \varphi(\pi) \quad \xi' = \langle M, \psi^{\text{rd}}, \varphi[\pi \mapsto \text{append}(\alpha, \mathbf{E}\alpha, \text{write}\langle \mathbf{x}, \iota, \mathbf{WM}, \mathbf{e} \rangle)], \gamma \rangle \\ \hline \langle \mathbf{E}[\mathbf{E}\alpha[\iota :=_{\mathbf{WM}} \mathbf{e}]], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{E}\alpha[\mathbf{x}]], \xi' \rangle \end{array}$$

READ-POSTPONE

$$\begin{array}{l} \xi = \langle M, \psi^{\text{rd}}, \varphi, \gamma \rangle \quad \mathbf{x} \text{ — новое символическое значение} \\ \alpha = \varphi(\pi) \quad \xi' = \langle M, \psi^{\text{rd}}, \varphi[\pi \mapsto \text{append}(\alpha, \mathbf{E}\alpha, \text{read}\langle \mathbf{x}, \iota, \mathbf{RM} \rangle)], \gamma \rangle \\ \hline \langle \mathbf{E}[\mathbf{E}\alpha[\iota]_{\mathbf{RM}}], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{E}\alpha[\mathbf{x}]], \xi' \rangle \end{array}$$

LET-POSTPONE

$$\begin{array}{l} \xi = \langle M, \psi^{\text{rd}}, \varphi, \gamma \rangle \\ \mathbf{e} \text{ зависит от отложенной операции} \quad \mathbf{x} \text{ — новое символическое значение} \\ \alpha = \varphi(\pi) \quad \xi' = \langle M, \psi^{\text{rd}}, \varphi[\pi \mapsto \text{append}(\alpha, \mathbf{E}\alpha, \text{let}\langle \mathbf{x}, \mathbf{e} \rangle)], \gamma \rangle \\ \hline \langle \mathbf{E}[\mathbf{E}\alpha[\mathbf{x}' := \mathbf{e}; \mathbf{s}]], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{E}\alpha[\mathbf{x}'/\mathbf{x}]], \xi' \rangle \end{array}$$

Рис. 15. Правила откладывания исполнения инструкций чтения, записи и присваивания

обновляются фронты зависимых сообщений согласно γ -компоненте ($M' = \text{updateSync}(\mathbf{x}, \mathbf{WM}, \text{view}, \gamma, M)$), а из самой γ -компоненты удаляются зависимости ($\gamma' = \text{updateDep}(\mathbf{x}, \mathbf{WM}, \psi^{\text{wr}}, \ell, \tau, \gamma, \varphi(\pi))$).

Отдельно стоит отметить правило, которое позволяет вынести отложенные инструкции записи, повторяющиеся в ветках спекулятивно исполняемого условного оператора, на предыдущий уровень вложенности буфера отложенных операций (см. рис. 17).

Правила обработки условного оператора (начало и завершение спекулятивного исполнения) приведены на рис. 18.

2.3 Интерпретация и тестирование модели

Интерпретатор для OpC11 MM [98] был разработан на языке программирования Racket [16, 17] с использованием средства разработки интерпретаторов PLT/Redex [18, 19]. Средство PLT/Redex позволяет описать интерпретатор в стиле, использованном нами для описания модели — как множества правил переписывания состояния некоторой абстрактной машины. Также это средство использует

WRITE-RESOLVE

$$\begin{array}{l}
\xi = \langle M, \dots, \varphi, \gamma \rangle \quad \dots \\
\textit{write}\langle \mathbf{x}, \ell, \mathbf{WM}, v \rangle \text{ находится на первом уровне } \varphi(\pi) \\
\text{и не конфликтует с предшествующими элементами списка} \\
\varphi' = \textit{removeAndUpdate}(\varphi, \pi, \textit{write}\langle \mathbf{x}, \ell, \mathbf{WM}, v \rangle) \\
\gamma' = \textit{updateDep}(\mathbf{x}, \mathbf{WM}, \psi^{\text{wr}}, \ell, \tau, \gamma, \varphi(\pi)) \\
M' = \textit{updateSync}(\mathbf{x}, \mathbf{WM}, \textit{view}, \gamma, M) \\
\xi' = \langle M'[(\ell, \tau) \mapsto (v, \textit{view})], \dots, \varphi'[v/\mathbf{x}], \gamma' \rangle \\
\hline
\langle \mathbf{s}, \xi \rangle \rightarrow \langle \mathbf{s}[v/\mathbf{x}], \xi' \rangle
\end{array}$$

READ-RESOLVE

$$\begin{array}{l}
\xi = \langle M, \dots, \varphi, \gamma \rangle \quad \dots \quad \textit{read}\langle \mathbf{x}, \ell, \mathbf{RM} \rangle \text{ находится в } \varphi(\pi) \\
\text{и не конфликтует с предшествующими элементами} \\
\varphi' = \textit{removeAndUpdate}(\varphi, \pi, \textit{read}\langle \mathbf{x}, \ell, \mathbf{RM} \rangle) \\
\gamma' = \gamma \setminus \{ \langle _ , _ , \mathbf{x} \rangle \} \quad \xi' = \langle M, \dots, \varphi'[v/\mathbf{x}], \gamma' \rangle \\
\hline
\langle \mathbf{s}, \xi \rangle \rightarrow \langle \mathbf{s}[v/\mathbf{x}], \xi' \rangle
\end{array}$$

LET-RESOLVE

$$\begin{array}{l}
\xi = \langle M, \psi^{\text{rd}}, \varphi, \gamma \rangle \quad \textit{bind}\langle \mathbf{x}, v \rangle \text{ находится в } \varphi(\pi) \\
\varphi' = \textit{removeAndUpdate}(\varphi, \pi, \textit{bind}\langle \mathbf{x}, v \rangle) \quad \xi' = \langle M, \psi^{\text{rd}}, \varphi'[v/\mathbf{x}], \gamma \rangle \\
\hline
\langle \mathbf{s}, \xi \rangle \rightarrow \langle \mathbf{s}[v/\mathbf{x}], \xi' \rangle
\end{array}$$

Рис. 16. Правила по выполнению отложенных инструкций чтения, записи и присваивания

идеи редукционной семантики [13, 18, 19] и имеет встроенные механизмы разбиения термов на редукционный контекст и подтерм.

Реализация базовых правил целевого языка интерпретации, описанных в разделах 2.2.1 и 2.2.2, а также вспомогательных функций, занимает 2070 строк кода, реализация различных аспектов C/C++11 ММ (разделы 2.2.3–2.2.8) — 1310 строк. Код тестов, описанных в разделах 2.3.1 и 2.3.2, занимает 3130 строк.

2.3.1 “Лакмусовые” тесты

Проверка адекватности ОпС11 ММ и её сравнение с C/C++11 ММ были проведены на наборе т.н. “лакмусовых” тестов (litmus tests) — небольших программ,

WRITE-PROMOTE

$$\xi = \langle M, \psi^{\text{rd}}, \varphi, \gamma \rangle \quad \text{if} \langle \mathbf{x}'', \mathbf{e}, \alpha_1, \alpha_2 \rangle \text{ внутри } \varphi(\pi)$$

$$\text{write} \langle \mathbf{x}, \ell, \text{WM}, v \rangle \text{ в списке } \alpha_1$$

и не конфликтует с предшествующими элементами списка

$$\text{write} \langle \mathbf{x}', \ell, \text{WM}, v \rangle \text{ в списке } \alpha_2$$

и не конфликтует с предшествующими элементами списка

$$\varphi' = \text{promote}(\mathbf{x}, \mathbf{x}', \varphi) \quad \gamma' = \gamma[\mathbf{x}'/\mathbf{x}]$$

$$\langle \mathbf{s}, \xi \rangle \rightarrow \langle \mathbf{s}[\mathbf{x}'/\mathbf{x}], \xi' \rangle$$

Рис. 17. Правило по переносу отложенной записи на предыдущий уровень вложенности буфера отложенных операций

IF-SPECULATION-INIT

$$\xi = \langle M, \psi^{\text{rd}}, \varphi, \gamma \rangle$$

 \mathbf{e} ЗАВИСИТ ОТ ОТЛОЖЕННОЙ ОПЕРАЦИИ \mathbf{x} — НОВОЕ СИМВОЛИЧЕСКОЕ ЗНАЧЕНИЕ

$$\alpha = \varphi(\pi) \quad \xi' = \langle M, \psi^{\text{rd}}, \varphi[\pi \mapsto \text{append}(\alpha, \mathbf{E}\alpha, \text{if} \langle \mathbf{x}, \mathbf{e}, \langle \rangle, \langle \rangle \rangle)], \gamma \rangle$$

$$\langle \mathbf{E}[\mathbf{E}\alpha[\text{if } \mathbf{e} \text{ then } \mathbf{s}_1 \text{ else } \mathbf{s}_2 \text{ fi}]], \xi \rangle \rightarrow$$

$$\langle \mathbf{E}[\mathbf{E}\alpha[\text{if } \mathbf{x} \text{ then } \mathbf{s}_1 \text{ else } \mathbf{s}_2 \text{ fi}]], \xi' \rangle$$

IF-RESOLVE-TRUE

$$\xi = \langle M, \psi^{\text{rd}}, \varphi, \gamma \rangle \quad \text{if} \langle \mathbf{x}, z, \alpha_1, \alpha_2 \rangle \in \varphi(\pi)$$

$$z \neq 0 \quad \varphi' = \varphi[\text{if} \langle \mathbf{x}, z, \alpha_1, \alpha_2 \rangle / \alpha_1] \quad \xi' = \langle M, \psi^{\text{rd}}, \varphi', \gamma \rangle$$

$$\langle \mathbf{E}[\mathbf{E}\alpha[\text{if } \mathbf{x} \text{ then } \mathbf{s}_1 \text{ else } \mathbf{s}_2 \text{ fi}]], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{E}\alpha[\mathbf{s}_1]], \xi' \rangle$$

IF-RESOLVE-FALSE

$$\xi = \langle M, \psi^{\text{rd}}, \varphi, \gamma \rangle$$

$$\text{if} \langle \mathbf{x}, 0, \alpha_1, \alpha_2 \rangle \in \varphi(\pi) \quad \varphi' = \varphi[\text{if} \langle \mathbf{x}, z, \alpha_1, \alpha_2 \rangle / \alpha_2] \quad \xi' = \langle M, \psi^{\text{rd}}, \varphi', \gamma \rangle$$

$$\langle \mathbf{E}[\mathbf{E}\alpha[\text{if } \mathbf{x} \text{ then } \mathbf{s}_1 \text{ else } \mathbf{s}_2 \text{ fi}]], \xi \rangle \rightarrow \langle \mathbf{E}[\mathbf{E}\alpha[\mathbf{s}_2]], \xi' \rangle$$

Рис. 18. Правила начала и завершения спекулятивного исполнения условного оператора

которые являются показательными примерами различных видов взаимодействия потоков. Эти тесты активно используются в литературе [4, 66, 99–101] для обсуждения свойств моделей памяти. При тестировании нам нужно было проверить, что ожидаемые результаты исполнения программы и её исходы совпадают. Для этого по каждому тесту средствами PLT/Redex строился полный, т.е. включающий в себя все возможные сценарии поведения теста, граф состояний и переходов в соответствии с правилами, задающим интерпретатор OpC11. Далее из этого графа извлекалось множество финальных состояний, которое сравнивалось с ожидаемыми результатами.

В табл. 1 предоставлена информация о “лакмусовых” тестах в контексте OpC11 MM. Столбцы VF–JN показывают, какие аспекты модели требуются для поддержки нужного поведения тестов. В таблице использованы следующие сокращения: VF (viewfront) — базовый фронт, ψ^{rd} ; WF (write-fronts) — фронт записи, ψ^{wr} ; SCF (sc-front) — sc-фронт, $view^{sc}$; NAF (na-front) — na-фронт, $view^{na}$; PO (postponed operations) — отложенные операции, α ; ARR (acquire read restrictions) — ограничение приобретающих чтений, γ ; CR (consume-reads) — маркировка, связанная с потребляющими чтениями; JN (joining threads) — соединение потоков с не пустыми буферами. Последний столбец C11 представляет информацию о том, полностью ли совпадают результаты OpC11 MM и C/C++11 MM.

В таблице тесты разделены на группы; в каждой группе тесты имеют схожую структуру, но различаются модификаторами доступа. Код тестов и информация об ожидаемом поведении тестов размещён в приложении А.

Расхождения с MM C/C++11 MM

Для того, чтобы на тестах LB-acq-rlx и LB-acq-rlx-join поддержать те же результаты исполнения, что и в C/C++11 MM, нужно позволить инструкции ослабленной записи, которая следует за инструкцией приобретающего чтения, быть исполненной перед этим чтением. Как и все слабые сценарии поведения, такой сценарий может быть следствием либо компиляторной оптимизации, либо оптимизирующего исполнения программы на процессоре. В общем случае перестановка приобретающего чтения с какой бы то ни было последующей инструкцией небезопасна, т.к. приобретающее чтение может быть частью синхронизации, следовательно в результате перестановки может быть изменено отношение

“предшествует” [hb](#). Поэтому промышленные компиляторы, такие как GCC [102] и Clang [103], эту оптимизацию не реализуют. В то же время все корректные схемы компиляции инструкций приобретающего чтения для основных процессорных архитектур (x86, Power, ARM) также гарантируют, что сценарий поведения, который разрешается в C/C++11 MM, но запрещён в OpC11 MM, не наблюдается на этих архитектурах.

В нашей модели не допускается выполнять не по порядку инструкции, относящиеся к одной локации. Как следствие, наша модель не разрешает слабый сценарий поведения теста ARM-weak (см. приложение A.10), в результате которого $a = 1$. При этом такой результат возможен в C/C++11 MM. Подробное описание данного теста приведено в главе 3.

Кроме того, наша модель не совпадает с C/C++11 MM на примерах со “значениями из воздуха” (OOA-lb, OOA-if), что является преимуществом.

2.3.2 Проверка модели на примере RCU-структуры

Кроме “лакмусовых” тестов OpC11 MM была также проверена в контексте тестирования и отладки многопоточной структуры данных RCU (read-copy-update) [104, 105]. RCU-структура является одной из стандартных стратегий реализации неблокирующего доступа к связной структуре данных, такой как список или дерево, для одного писателя и множества читателей. Автор диссертационного исследования реализовал RCU-структуру для односвязного списка на основе *освобождения памяти в момент затишья* (quiescent state-based reclamation, QSBR) [106]. Центральной идеей RCU-структуры является то, каким образом писатель обновляет её узлы. Если писатель собирается изменить некоторый узел в списке, то вместо того, чтобы изменить его непосредственно, он создаёт копию старого узла, обновляет её, а потом изменяет ссылки в структуре таким образом, чтобы они указывали на новый узел вместо старого. Далее писатель ждёт, пока все читатели не перестанут использовать старый узел, после чего память, отведенная под узел, может быть переиспользована или освобождена. Для корректности алгоритма необходима правильная синхронизация между писателем и читателями: писатель обновляет ссылки на узлы с помощью высвобождающей записи, тогда как читатели обходят список с помощью приобретающих чтений. Это гарантирует, что читатели не увидят частичные изменения в структуре данных.

Название теста	VF	WF	SCF	NAF	PO	ARR	CR	JN	C11
SB-rel-acq	✓								✓
SB-sc	✓		✓						✓
SB-sc-rel	✓		✓						✓
SB-sc-acq	✓		✓						✓
LB-rlx	✓				✓				✓
LB-rel-rlx	✓				✓				✓
LB-acq-rlx	✓				✓				✗
LB-rel-acq-rlx	✓				✓	✓			✓
LB-rlx-use	✓				✓				✓
LB-rlx-let	✓				✓				✓
LB-rlx-join	✓				✓			✓	✓
LB-rel-rlx-join	✓				✓			✓	✓
LB-acq-rlx-join	✓				✓			✓	✗
MP-rlx-na	✓			✓					✓
MP-rel-rlx-na	✓			✓					✓
MP-rlx-acq-na	✓			✓					✓
MP-rel-acq-na	✓			✓		✓			✓
MP-rel-acq-na-rlx(_2)	✓	✓		✓		✓			✓
MP-con-na(_2)	✓			✓			✓		✓
MP-cas-rel-acq-na	✓			✓		✓			✓
MP-cas-rel-rlx-na	✓			✓					✓
CoRR-rlx	✓								✓
CoRR-rel-acq	✓								✓
IRIW-rlx	✓								✓
IRIW-rel-acq	✓								✓
IRIW-sc	✓		✓						✓
WRC-rlx	✓								✓
WRC-rel-acq	✓								✓
WRC-cas-rel	✓					✓			✓
WRC-cas-rlx	✓								✓
OOA-lb	✓				✓				✗
OOA-if	✓				✓				✗
WR-rlx	✓				✓				✓
WR-rlx-rel	✓				✓	✓			✓
WR-rel	✓				✓	✓			✓
SE-simple	✓				✓				✓
SE-prop	✓				✓				✓
SE-nested	✓				✓				✓
ARM-weak	✓				✓				✗
Блокировка Деккера	✓			✓					✓
Блокировка Коэна [66]	✓			✓					✓

Табл. 1. Результаты запуска интерпретатора OpC11 MM на “лакмусовых” тестах

Программа:

	$[cw] :=_{na} 0; [cr1] :=_{na} 0; [cr2] :=_{na} 0; [lhead] :=_{na} \mathbf{null};$	
$[a] :=_{rlx} (1, \mathbf{null});$ $[ltail] :=_{na} a;$ $[lhead] :=_{rel} a;$ $\mathbf{append}(b, 10, ltail);$ $\mathbf{append}(c, 100, ltail);$ $\mathbf{updateSecondNode}(d, 1000)$	$[sum11] :=_{na} 0;$ $\mathbf{rcuOnline}(cw, cr1);$ $\mathbf{traverse}(lhead, cur1, sum11);$ $\mathbf{rcuOffline}(cw, cr1);$ $[sum12] :=_{na} 0;$ $\mathbf{rcuOnline}(cw, cr1);$ $\mathbf{traverse}(lhead, cur1, sum12);$ $\mathbf{rcuOffline}(cw, cr1);$ $r11 :=_{na} [sum11];$ $r12 :=_{na} [sum12]$	$[sum21] :=_{na} 0;$ $\mathbf{rcuOnline}(cw, cr2);$ $\mathbf{traverse}(lhead, cur2, sum21);$ $\mathbf{rcuOffline}(cw, cr2);$ $[sum22] :=_{na} 0;$ $\mathbf{rcuOnline}(cw, cr2);$ $\mathbf{traverse}(lhead, cur2, sum22);$ $\mathbf{rcuOffline}(cw, cr2);$ $r21 :=_{na} [sum21];$ $r22 :=_{na} [sum22]$

Функции:
 $\mathbf{append}(loc, value, ltail) \triangleq$
 $[loc] :=_{rlx} (value, \mathbf{null});$
 $rt :=_{na} [ltail];$
 $rtc :=_{rlx} [rt];$
 $[rt] :=_{rel} (\mathbf{fst} rtc, loc);$
 $[ltail] :=_{na} loc$
 $\mathbf{updateSecondNode}(loc, value) \triangleq$
 $r1 :=_{rlx} [lhead];$
 $r1c :=_{rlx} [r1];$
 $r2 := \mathbf{snd} r1c;$
 $r2c :=_{rlx} [r2];$
 $r3 := \mathbf{snd} r2c;$
 $[loc] :=_{rel} (value, r3);$
 $[r1] :=_{rel} (\mathbf{fst} r1c, loc);$
 $\mathbf{sync}(cw, cr1, cr2);$
 $\mathbf{delete} r2$
 $\mathbf{sync}(cw, cr1, cr2) \triangleq$
 $rcw :=_{rlx} [cw];$
 $rcwn := rcw + 2;$
 $[cw] :=_{rel} rcwn;$
 $\mathbf{syncWithReader}(rcwn, cr1);$
 $\mathbf{syncWithReader}(rcwn, cr2)$
 $\mathbf{traverse}(lhead, curNodeLoc, resLoc) \triangleq$
 $rh :=_{acq} [lhead];$
 $[curNodeLoc] :=_{na} rh;$
repeat
 $rCurNode :=_{na} [curNodeLoc];$
if $rCurNode \neq \mathbf{null}$
then $rNode :=_{acq} [rCurNode];$
 $rRes :=_{na} [resLoc];$
 $rVal := \mathbf{fst} rNode;$
 $[resLoc] :=_{na} rVal + rRes;$
 $[curNodeLoc] :=_{na} \mathbf{snd} rNode;$
 0
else 1
fi
end
 $\mathbf{syncWithReader}(rcwn, cr) \triangleq$
repeat $r0 :=_{acq} [cr]; r0 >= rcwn$ **end**
 $\mathbf{rcuOnline}(cw, cr) \triangleq$
 $r0 :=_{acq} [cw];$
 $[cr] :=_{rlx} r0 + 1$
 $\mathbf{rcuOffline}(cw, cr) \triangleq$
 $r0 :=_{rlx} [cw];$
 $[cr] :=_{rel} r0$

Рис. 19. Реализация алгоритма QSBR RCU

QSBR-реализация RCU-списка и использующая его клиентская программа приведена на рис. 19. В первой строке происходит инициализация счётчиков потоков: cw – счётчик (первого) потока-писателя, $cr1$ и $cr2$ – счётчики второго и третьего потоков программы, которые являются читателями структуры. В той же строке происходит инициализация указателя $lhead$ на начало списка. Далее происходит запуск трёх потоков.

Поток-писатель добавляет в список три значения: 1, 10 и 100. Заметим, что поскольку в нашей модели не описывается выделение памяти, то для записи значений используются константные локации a , b и c . После того, как поток записывает три значения, он заменяет второй элемент списка, в котором хранится значение 10, на новый узел d , в который записывается значение 1000. При обновлении списка с помощью функции `updateSecondNode` поток-читатель вызывает функцию синхронизации `sync`, внутри которой происходит обновление счётчика cw , и ожидает обновления других потоков (вызовы функции `syncWithReader`).

Рассмотрим подробнее функцию `append`, которая используется для добавления второго и третьего значений в список. В этой функции сначала создаётся новый узел ($[loc] :=_{r1x} (value, \mathbf{null})$), далее указатель на последний элемент списка записывается в переменную rt ($rt :=_{na} [ltail]$), происходит разыменование указателя ($rtc :=_{r1x} [rt]$), после чего по указателю rt записывается старое значение последнего элемента списка ($\mathbf{fst} rtc$) и указатель на новый узел (loc). В конце обновляется указатель на последний элемент списка ($[ltail] :=_{na} loc$). Отметим, что в функции `append` все обращения к памяти, кроме $[rt] :=_{rel} (\mathbf{fst} rtc, loc)$, являются неатомарными или расслабленными. Это связано с тем, что локация $ltail$ и переменные rt и rtc локальны для первого потока. При этом высвобождающая запись $[rt] :=_{rel} (\mathbf{fst} rtc, loc)$ делает так, что потоки-читатели, обходящие список с помощью приобретающих чтений в функции `traverse`, становятся осведомлёнными о записи в новый узел ($[loc] :=_{r1x} (value, \mathbf{null})$) в тот момент, когда получают указатель на ячейку loc .

Потоки-читатели по два раза обходят список, создаваемый писателем, и вычисляют сумму его элементов (переменные $r11, r12, r21$ и $r22$). Перед началом обхода списка они вызывают функцию `rcuOnline`, которая выполняет две задачи. Во-первых, эта функция выполняет приобретающее чтение из cw , которое синхронизирует поток с некоторой версией списка. Во-вторых, с помощью увеличения счётчика cr поток сигнализирует писателю о том, что он начал обход списка.

Симметрично, читатель обновляет свой счётчик и уведомляет поток-писатель после обхода списка с помощью функции `rcuOffline`.

Дополнительная инфраструктура для тестирования RCU-структуры

С помощью запускаемой операционной семантики можно провести динамический анализ приведённой выше программы, а именно, построить пространство состояний исполнения программы в OpC11 ММ и проверить его свойства, такие как отсутствие гонок по данным. Тем не менее, такой подход не является реалистичным, поскольку пространство состояний для этой программы очень велико. Это связано с тем, что модель имеет три аспекта недетерминированности:

- планирование потоков;
- отложенные операции;
- недетерминированное чтение даже из фиксированной локации.

Все эти аспекты приводят к комбинаторному взрыву пространства состояний.

Для того, чтобы сделать динамический анализ возможным на практике (хотя бы в ограниченном варианте), диссертантом была реализована версия модели, которая строит некоторый случайный путь в пространстве состояний исполнения программы. На первом шаге к текущему состоянию машины недетерминированно применяются все возможные правила. Далее проверяется, есть ли в получившемся множестве **stuck**-состояние, которое сигнализирует о том, что программа имеет неопределённое поведение. Если такого состояния нет, то из множества случайным образом выбирается новое состояние, и процедура повторяется. Имея такое представление модели, мы можем проводить свойство-ориентированное тестирование программы [107].

Дополнительно, в язык задания модели был добавлен оператор **delete**, который “удаляет” переданную ему локацию. Данный оператор может быть использован для проверки того, что некоторая локация, начиная с некоторого момента исполнения программы, больше не используется, что является одним из свойств RCU-структуры. Для задания семантики этому оператору в состояние машины OpC11 был добавлен дополнительный список “удалённых” локаций. Обращение к локации из этого списка приводит к **stuck**-состоянию.

#	$r11$	$r12$	$r21$	$r22$	stuck	время (сек.)
1	0	111	111	1101	✓	25.2
2	0	1	111	1101		21.4
3	0	0	0	0		12.9
4	0	1101	11	11		25.4
5	0	1101	0	0		16.3
6	0	11	0	0	✓	17.5
7	0	0	0	1101		22.1
8	1	1	0	0		16.5
9	0	1101	1	1101		19.2
10	0	1101	111	1101		26.4
11	1	1101	1	1		23.8
12	0	0	111	1101	✓	20.5
13	11	1101	0	0		21.5
14	0	111	0	111	✓	21.5
15	0	0	11	1101		22.1
16	0	0	0	0		16.0
17	0	0	0	1101		18.1
18	1	1	0	0		22.2
19	1	1101	1	1		26.0
20	1	1101	0	0		20.1

Табл. 2. Результаты тестирования модифицированной программы с RCU

Тестирование и отладка RCU-структуры

С помощью рандомизированной модели автор диссертационного исследования протестировал приведенную RCU-структуру. На более чем 20 запусках программы не было получено **stuck**-состояния.

Далее, в программу была внесена ошибка синхронизации, а именно удалены вызовы функции `syncWithReader`, помеченные серым фоном на рис. 19. Кроме того, автором учитывались ещё два дополнительных критерия корректности программы. Во-первых, все значения $r11$, $r12$, $r21$ и $r22$ должны быть из множества $\{0, 1, 11, 111, 1101\}$, что гарантирует корректность прочтения списка. Во-вторых, должны выполняться неравенства $r11 \leq r12$ и $r21 \leq r22$, поскольку после каждого добавления и изменения в списке сумма его элементов увеличивается.

Тест был запущен 20 раз на компьютере с процессором Core i7 2.5Ghz, 8Gb оперативной памяти и операционной системой Linux. Каждый из запусков завершился менее чем за 27 секунд, и критерий корректности переменных r^* не нарушался (см. табл. 2). Тем не менее из-за того, что в модифицированной версии программы вызовы функции `syncWithReader` не предшествуют освобождению локации с помощью оператора **delete**, потоки-читатели обращаются к “удалённым” локациям, о чём свидетельствует графа **stuck**.

Аналогично, рандомизированное тестирование указывает на наличие ошибки, если в функции `traverse` приобретающее чтение внутри цикла **repeat** поменять на ослабленное. Это приводит к тому, что между читателем и писателем не происходит синхронизации, и позволяет читателю провести чтение из локаций a , b , c и d , о которых он не осведомлён. Последнее приводит к **stuck**-состоянию по правилу Read-Uninit.

2.4 Выводы

В данной главе была представлена операционная модель памяти для C/C++11, OpC11 MM. Эта модель задана как множество аспектов, которые описывают различные особенности C/C++11. Ключевыми понятиями модели являются *фронты* и *операционные буфера*. Фронты используются для представления знания (осведомленности) потоков о текущем состоянии общей памяти, операционные буфера позволяют откладывать исполнение инструкций и производить спекулятивные вычисления.

OpC11 MM рассмотрена на наборе тестовых программ из литературы, а также на RCU-структуре, в результате был сделан следующий вывод: поведение модели совпадает с C/C++11 MM на большинстве программ. OpC11 MM предлагает синтаксический способ обработки спекулятивного исполнения, что позволяет оставить модель вычисляемой, т.е. даёт возможность реализовать её интерпретатор. Но следует отметить, что по этой же причине модель не поддерживает некоторые компиляторные оптимизации, связанные с семантическими свойствами программы.

Глава 3. Корректность компиляции из обещающей модели в операционную модель ARMv8 POP

В этой главе доказываемся корректность эффективной схемы компиляции из подмножества обещающей модели памяти [11] в модель памяти ARMv8 POP [9]. Рассмотренное подмножество обещающей модели состоит из расслабленных обращений памяти, высвобождающего и приобретающего барьеров памяти.

3.1 Мотивация доказательства корректности компиляции

Обещающая модель (Promise MM) является операционной моделью памяти для языков программирования. Она похожа на OpC11 MM, описанную в предыдущей главе: память представляется как множество событий, упорядоченных метками времени, а ключевым механизмом модели также являются фронты. Существенным отличием обещающей модели от OpC11 MM является то, что первая предлагает семантический способ для эмуляции переупорядочивания инструкций: вместо того, чтобы откладывать операции, поток может *пообещать*, что он в будущем сделает определенную запись; обещанное сообщение становится доступным для чтения другими потоками. Как следствие, обещающая модель поддерживает больше оптимизаций и ближе к C/C++11 MM. Негативным отличием обещающей модели от OpC11 MM является то, что упомянутый механизм обещаний требует, чтобы после каждого шага исполнения обещающей модели происходила *сертификация* — механизм, гарантирующий отсутствие “значений из воздуха”. Сертификация является алгоритмически неразрешимой в случае, когда обещающая модель задана для языка, полного по Тьюрингу, и следовательно, в этом случае для обещающей невозможно разработать интерпретатор. Несмотря на это, научное сообщество рассматривает обещающую модель как кандидата на замену моделей памяти языков C/C++ и Java. Для того, чтобы модель действительно смогла стать частью стандартов этих языков, должна быть доказана корректность компиляции во все основные целевые платформы: x86, Power, ARM.

Модель памяти ARMv8 POP является операционной и описывает многопоточное поведение процессорной архитектуры ARMv8.0. В этой версии архитектуры появилось несколько новых инструкций, которые предназначены не только упростить компиляцию из языков C/C++11, но и повысить производительность целевых программ. Так, в частности, в модели появились отдельные инструкции

приобретающего чтения и высвобождающей записи. Кроме того, модель ARMv8 POP является очень слабой, т.е. позволяет слабые сценарии поведения, которые не наблюдаются в рамках других моделей памяти процессорных архитектур.

Для обещающей модели памяти ранее была доказана корректность компиляции в модели x86-TSO [7] и Power [6] в [11]. Доказательство было основано на том, что модели x86-TSO и Power представимы в виде набора локальных переупорядочиваний, для которых доказана корректность в обещающей модели памяти, над более строгими моделями. Для более строгих моделей верно, что всех их сценарии поведения могут быть воспроизведены в подмножестве обещающей модели, в котором не используются механизмы обещаний и, как следствие, сертификации.

Такой подход не применим для модели ARMv8 POP. Так, следующая программа в модели ARMv8 POP имеет слабый сценарий поведения с результатом $a = 1$:

$$\begin{array}{l} [x] := 0; [y] := 0; \\ a := [x]; //1 \parallel b := [x]; \parallel c := [y]; \\ [x] := 1 \parallel [y] := b \parallel [x] := c \end{array} \quad (\text{ARM-weak})$$

В этой программе любое переупорядочивание инструкций невозможно, следовательно упомянутый сценарий поведения воспроизводим в обещающей модели только с помощью механизма обещаний.

3.2 Описание моделей на примерах

Мы начнём обсуждение ARMv8 POP и обещающей моделей с того, что покажем, как в них воспроизводится слабое поведение программы MP.

$$\begin{array}{l} [x] := 0; [y] := 0; \\ [x] := 1; \parallel a := [y]; //1 \\ [y] := 1 \parallel b := [x] //0 \end{array} \quad (\text{MP})$$

Схема компиляции из обещающей модели в ARMv8 POP, рассмотренная в доказательстве корректности компиляции, имеет следующий вид:

$$\begin{array}{l} \text{Promise:} \quad [x] :=_{\text{rlx}} a \mid a :=_{\text{rlx}} [x] \mid \text{fence}(\text{acq}) \mid \text{fence}(\text{rel}) \\ \text{ARMv8 POP:} \quad [x] := a \mid a := [x] \mid \text{fence}(\text{ld}) \mid \text{fence}(\text{sy}) \end{array}$$

Она является биекцией на инструкциях обеих моделей, поэтому все программы в этой главе будут представлены в одной синтаксисе — синтаксисе модели ARMv8 POP.

После этого запрос $[x] := 1$ отправляется в общий буфер, а затем все оставшиеся запросы отправляются в память, что приводит к результату $[a = 1, b = 0]$.

В разделе 1.2.2 было сказано, что аналогичный сценарий поведения в случае архитектуры Power может быть запрещен с помощью барьеров памяти. Это верно и для модели ARMv8 POP. Так, следующая программа не имеет сценария поведения с результатом $[a = 1, b = 0]$:

$$\begin{array}{l}
 [x] := 0; [y] := 0; \\
 [x] := 1; \left\| \begin{array}{l} a := [y]; //1 \\ \mathbf{fence}(sy); \mathbf{fence}(ld); \\ [y] := 1 \left\| \begin{array}{l} b := [x] //0 \end{array} \right. \end{array} \right. \quad (\text{MP-SY-LD})
 \end{array}$$

Полный барьер $\mathbf{fence}(sy)$ в первом потоке заставляет подсистему управления отправить все три запроса в исходном порядке; кроме того, запрос, соответствующий полному барьеру, не может быть переупорядочен с другими запросами внутри подсистемы памяти¹. Так, барьер $\mathbf{fence}(sy)$ гарантирует, что запрос $[y] := 1$ попадает в общий буфер подсистемы памяти только после $[x] := 1$. Во втором потоке *барьер на чтение* $\mathbf{fence}(ld)$ запрещает подсистеме управления отправлять запрос на чтение $b := [x]$ до того момента, пока она не получит ответ на запрос $a := [y]$. Таким образом гарантируется, что если $a = 1$, то $b = 1$.

В приведенных выше сценариях было важно, что подсистема памяти может переупорядочивать лишь некоторые пары сообщений. Какие пары могут быть переупорядочены, а какие не могут, определяется отношением $e_{old} \hookrightarrow e_{new}$:

Определение 4. Запросы e_{old} и e_{new} могут быть *переупорядочены*, что обозначается $e_{old} \hookrightarrow e_{new}$, если среди них нет полного барьера, и они оперируют над разными локациями.

Отметим, что в доказательстве корректности компиляции рассматривается ослабленная версия модели ARMv8 POP [9], которая допускает большее число сценариев поведения, поскольку в ней подсистема управления не отправляет запросы, соответствующие барьеру $\mathbf{fence}(ld)$, в подсистему памяти². Поскольку нам

¹Вместо полного барьера в этой программе можно использовать *барьер на запись* $\mathbf{fence}(st)$, однако барьер на запись не соответствует ни одной конструкции в обещающей модели, так же, как и в C/C++11 MM.

²Почему рассмотренная модель допускает большее число поведений? Предположим, что модель посылает запросы $\mathbf{fence}(ld)$ в память, но они могут быть переупорядочены со всеми остальными. Такая мо-

удалось доказать корректность компиляции для ослабленной версии модели, то корректность компиляции сохраняется и для исходной модели.

Теперь рассмотрим сценарий поведения программы ARM-weak, в котором получается результат $[a = 1, b = 1, c = 1]$:

$$\begin{array}{l} [x] := 0; [y] := 0; \\ a := [x]; //1 \parallel b := [x]; \parallel c := [y]; \\ [x] := 1 \parallel [y] := b \parallel [x] := c \end{array} \quad (\text{ARM-weak})$$

Такой результат получается в модели ARMv8 POP, если у первого и второго потоков есть общий буфер, который не виден третьему потоку. Для получения результата $[a = 1, b = 1, c = 1]$ первый поток отправляет оба запроса (на чтение $a := [x]$ и на запись $[x] := 1$) в подсистему памяти, а второй поток отправляет запрос на чтение $b := [x]$, и после этого все запросы попадают в общий для первого и второго потоков буфер (см. рис. 21а). Поскольку запросы на чтение $b := [x]$ и на запись $[x] := 1$ находятся в одном буфере, и ближе к основной памяти находится запрос на запись, то подсистема памяти может послать ответ $[b \leftarrow 1]$ второму потоку, а сам поток после этого — послать запрос $[y] := 1$, который через общий буфер и переупорядочивание с запросами о локации x в нём попадает в основную память (см. рис. 21б). Теперь третий поток посылает запрос на чтение $c := [y]$ (см. рис. 21в), который разрешается в общей памяти с ответом $[c \leftarrow 1]$. После этого третий поток посылает запрос на запись $[x] := 1$ (см. рис. 21г), который далее используется для отправки ответа на запрос чтения $a := [x]$, приводя к результату $[a = 1, b = 1, c = 1]$.

3.2.2 Абстрактная подсистема памяти: POP

В [9] подсистема памяти модели ARM представлена в двух вариантах: Flowing и POP (partial order propagation). Несмотря на то, что мы называем модель из [9] моделью ARMv8 POP, до этого момента в примерах использовалась подсистема памяти Flowing, поскольку она более наглядна. Тем не менее, у Flowing есть два ключевых недостатка, которые решаются в POP — более абстрактном варианте подсистемы памяти. Во-первых, вместо того, чтобы представлять буфер как список запросов и рассматривать в нём перестановки, математически удобнее

дель, очевидно, допускает больше сценариев поведения, чем оригинальная, накладывающая ограничения на переупорядочивание с `fence(ld)`. Также очевидно, что полученная модель допускает те же сценарии, что и модель, которая не посылает запросы `fence(ld)`.




Рис. 21. Состояние подсистемы памяти ARMv8 POP при исполнении программы ARM-weak

представлять его как частично упорядоченное множество. Во-вторых, подсистема Flowing требует введения конкретной топологии буферов, что при рассуждениях о всех сценариях поведения программы заставляет дополнительно рассматривать и варианты топологий.

В подсистеме POP нет линейных буферов и фиксированной топологии. Вместо этого состояние подсистемы представляется как тройка $\langle Evt, Ord, Prop \rangle$, где Evt — это множество текущих запросов в подсистеме, Ord — это частичный порядок на запросах из Evt , а $Prop$ — функция, которая по идентификатору потока возвращает множество “распространённых” на поток запросов. Если запросы e и e' упорядочены отношением Ord , т.е. $Ord(e, e')$, то мы пишем $e <_{Ord} e'$.

Для того, чтобы понять, как подсистема POP работает и соотносится с подсистемой Flowing, рассмотрим слабый сценарий поведения следующей программы с результатом $[a = 1, b = 1, c = 0]$:

$$[x] := 1; \left\| \begin{array}{l} a := [x]; \text{ // 1} \\ [y] := a \end{array} \right\| \left\| \begin{array}{l} b := [y]; \text{ // 1} \\ c := [x + b * 0] \text{ // 0} \end{array} \right\| \quad (\text{WRC-data-addr})$$

В данной программе подсистема управления модели ARMv8 POP во втором и третьем потоках не может отправить запросы, относящиеся ко второй строке, пока





Рис. 22. Состояние подсистем Flowing и POP при выполнении программы WRC-data-addr

не получит ответ на первые инструкции. Это связано с тем, что во втором потоке между инструкциями существует зависимость по данным, а в третьем — мнимая (fake) зависимость по адресу. Таким образом, эффект слабого сценария поведения в ARMv8 POP должен быть получен за счёт подсистемы памяти.

Для того, чтобы воспроизвести упомянутый результат, в рамках подсистемы Flowing нужно выбрать такую же топологию буферов, как и для слабого сценария поведения программы ARM-weak, т.е. должен присутствовать буфер, общий для первого и второго потоков.



$$Evt = \{k, l, m, o, \mathbf{p}\}$$

$$Ord = \{(k, m), (l, o), \mathbf{(l, p)}\}$$


$$Prop(T1) = \{k, l, m\}$$

$$Prop(T2) = \{k, l, m, \mathbf{p}\}$$

$$Prop(T3) = \{k, l, o\}$$

ж)

и)



$$Evt = \{k, l, m, o, p\}$$

$$Ord = \{(k, m), (l, o), \\ (l, p), \mathbf{(p, o)}\}$$


$$Prop(T1) = \{k, l, m, \mathbf{p}\}$$

$$Prop(T2) = \{k, l, m, p\}$$

$$Prop(T3) = \{k, l, o, \mathbf{p}\}$$

к)

л)



$$Evt = \{k, l, m, o, p\}$$

$$Ord = \{(k, m), (l, o), \\ (l, p), (p, o)\}$$

$$Prop(T1) = \{k, l, m, p, \mathbf{o}\}$$

$$Prop(T2) = \{k, l, m, p, \mathbf{o}\}$$

$$Prop(T3) = \{k, l, o, p\}$$

м)

н)

Рис. 22. Состояния подсистем Flowing и POP при исполнении программы WRC-data-addr (продолжение)

Пусть все три потока отправили по одному запросу в подсистему памяти. Соответствующие состояния Flowing и POP представлены на рис. 22а и 22б. Заметим, что для краткости мы помечаем запросы в Flowing буквенными идентификаторами и используем их в описании состояния POP.

Когда поток T отправляет запрос e в подсистему памяти POP, во множество Ord добавляется по ребру (e', e) для каждого запроса e' , о котором поток T осведомлён (т.е. $e' \in Prop(T)$) и который также не может быть переупорядочен с e (т.е. $e' \not\rightarrow e$). Поэтому на рис. 22б отношение Ord не пусто — в нём присутствуют ребра, связывающие отправленные потоками запросы с инициализирующими записями в локации.

Далее, подсистема памяти может перенести запрос $m : [x] := 1$ в буфер, общий для первого и второго потоков. В терминах подсистемы POP это означает, что второй поток оказывается осведомлён об этом запросе (см. рис. 22в и 22г). Запрос m попадает во множество $Prop(T_2)$, а в отношение Ord добавляется ребро (m, n) .

В общем случае, когда поток T' оказывается осведомлён о запросе e потока T , т.е., в терминах Flowing, e попадает в видимый для T' буфер, или, в терминах POP, e становится элементом $Prop(T')$, то подсистема POP добавляет по ребру (e, e') во множество Ord для каждого запроса $e' \in Prop(T') \setminus Prop(T)$, если запросы не могут быть переупорядочены (т.е. $e \not\rightarrow e'$) и между ними нет обратного ребра (e', e) в отношении Ord . В данном сценарии программы WRC-data-addr запросы m и n не переупорядочиваемы, т.к. они оперируют одной и той же локацией x , поэтому на рис. 22г между ними появляется Ord -ребро.

Далее, запрос n попадает в буфер, общий для первого и второго потоков (подсистема Flowing, рис. 22д), что соответствует тому, что первый поток становится осведомлённым о запросе n (подсистема POP, рис. 22е). Теперь запрос $n : a := [x]$ непосредственно следует за запросом $m : [x] := 1$ в общем для первого и второго потоков буфере (подсистема Flowing), о запросах осведомлены одни и те же потоки, и между ними нет никакого запроса в отношении Ord (подсистема POP). Это означает, что и Flowing, и POP могут отправить ответ $[n \leftarrow 1]$ на запрос $n : a := [x]$. После получения ответа второй поток отправляет запрос $p : [y] := 1$ в подсистему памяти (см. рис. 22ж и 22и). Далее, подсистема памяти отправляет запрос $p : [y] := 1$ в общий буфер и в основную память (см. рис. 22к, подсистема Flowing), и после этого первый и третий потоки оказываются осведомлёнными о нём (см. рис. 22л, подсистема POP). Заметим, что поскольку в

подсистеме POP нет фиксированной топологии буферов, подсистема может осведомить первый поток о запросе p , а потом — третий поток, или наоборот.

Теперь запрос $o : b := [y]$ может попасть в общий для всех потоков буфер (см. рис. 22м и 22н) и затем в память, что приведёт к отправке ответа $[b \leftarrow 1]$ на него. После этого третий поток посылает запрос $c := [x]$. Этот запрос, попав в основную память, получает ответ $[c \leftarrow 0]$. В конце сценария поведения запрос $m : [x] := 1$ попадает в память. Итак, мы получили результат $[a = 1, b = 1, c = 0]$.

В конце исполнения программы в модели ARMv8 POP с подсистемой POP все выпущенные запросы записи и барьеров памяти попадают в основную память, и, соответственно, все потоки оказываются осведомлены о них. Следовательно, все записи в одну локацию тотально упорядочиваются отношением *Ord*. В рамках описанного ниже доказательства корректности компиляции этот порядок используется для введения меток времени на запросах записи в подсистеме памяти.

В доказательстве корректности компиляции используется именно подсистема POP, поскольку в [9] доказано, что подсистема POP допускает все сценарии поведения, возможные с подсистемой Flowing, и кроме того является более абстрактной.

3.2.3 Обещающая модель

Как уже было отмечено в этой главе, обещающая модель памяти, аналогично OpC11 MM, использует метки времени, базовые фронты и фронты сообщений. Так, слабый сценарий поведения программы MP, имеющий результат $[a = 1, b = 0]$, имеет абсолютно ту же структуру в обещающей модели, что и в OpC11 MM. Кратко проиллюстрируем его.

$$\begin{aligned} & [x] := 0; [y] := 0; \\ & [x] := 1; \left\| \begin{array}{l} a := [y]; //1 \\ b := [x] //0 \end{array} \right. \end{aligned} \quad (\text{MP})$$

После исполнения инициализирующих записей и старта потоков память и базовые фронты потоков имеют следующие значения:

$$\begin{aligned} M &= \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle \}; \\ T1.view_{\text{cur}} &= [x@0, y@0]; \quad T2.view_{\text{cur}} = [x@0, y@0]. \end{aligned}$$

После того, как левый поток выполнил обе записи, в памяти появляются два новых сообщения, и базовый фронт первого потока обновляется:

$$M = \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [x@0] \rangle, \\ \langle x : 1@1, [x@1, y@0] \rangle, \langle y : 1@1, [x@0, y@1] \rangle \}; \\ T1.view_{cur} = [x@1, y@1]; \quad T2.view_{cur} = [x@0, y@0].$$

Теперь второй поток может прочитать новое сообщение $\langle y : 1@1, [x@0, y@1] \rangle$ и старое сообщение $\langle x : 1@1, [x@1, y@0] \rangle$, что приводит к результату $[a = 1, b = 0]$.

Рассмотрим, как слабый сценарий поведения с результатом $[a = 1, b = 0]$ программы MP-SY-LD запрещается в обещающей модели:

$$\begin{array}{l} [x] := 0; [y] := 0; \\ [x] := 1; \left\| \begin{array}{l} a := [y]; //1 \\ \mathbf{fence}(sy); \mathbf{fence}(ld); \\ [y] := 1 \left\| \begin{array}{l} b := [x] //0 \end{array} \right. \end{array} \right. \end{array} \quad (\text{MP-SY-LD})$$

В рассматриваемой нами схеме компиляции барьеры $\mathbf{fence}(sy)$ и $\mathbf{fence}(ld)$ являются результатами компиляции высвобождающего и приобретающего барьеров соответственно. Для их поддержки в обещающей модели используются высвобождающий ($view_{rel}$) и приобретающий ($view_{acq}$) фронты потоков. Последний аналогичен приобретающему фронту в OpC11 MM.

После выполнения инициализирующих записей и старта потоков конфигурация абстрактной машины, реализующей обещающую модель (т.н. *обещающей машины*), выглядит следующим образом:

$$M = \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle \}; \\ T1.view_{cur} = [x@0, y@0]; \quad T1.view_{acq} = [x@0, y@0]; \quad T1.view_{rel} = [x@0, y@0]; \\ T2.view_{cur} = [x@0, y@0]; \quad T2.view_{acq} = [x@0, y@0]; \quad T2.view_{rel} = [x@0, y@0].$$

После того, как первый поток выполнил запись $[x] := 1$, в память добавляется новое сообщение, а базовый и приобретающий фронты потока обновляются соответствующей меткой времени:

$$M = \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle, \langle x : 1@1, [x@1, y@0] \rangle \}; \\ T1.view_{cur} = [x@1, y@0]; \quad T1.view_{acq} = [x@1, y@0]; \quad T1.view_{rel} = [x@0, y@0]; \\ T2.view_{cur} = [x@0, y@0]; \quad T2.view_{acq} = [x@0, y@0]; \quad T2.view_{rel} = [x@0, y@0].$$

При этом фронтом сообщения становится высвобождающий фронт $view_{rel}$ первого потока, увеличенный на метку времени сообщения по целевой локации.

После того, как первый фронт выполняет высвобождающий барьер, который в программе представлен его скомпилированным вариантом $\text{fence}(sy)$, высвобождающий фронт $view_{rel}$ потока становится равен базовому фронту:

$$\begin{aligned} M &= \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle, \langle x : 1@1, [x@1, y@0] \rangle \}; \\ T1.view_{cur} &= [x@1, y@0]; \quad T1.view_{acq} = [x@1, y@0]; \quad T1.view_{rel} = [x@1, y@0]; \\ T2.view_{cur} &= [x@0, y@0]; \quad T2.view_{acq} = [x@0, y@0]; \quad T2.view_{rel} = [x@0, y@0]. \end{aligned}$$

После этого первый поток выполняет вторую запись по тем же правилам, что и первую:

$$\begin{aligned} M &= \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle, \\ &\quad \langle x : 1@1, [x@1, y@0] \rangle, \langle y : 1@1, [x@1, y@1] \rangle \}; \\ T1.view_{cur} &= [x@1, y@1]; \quad T1.view_{acq} = [x@1, y@1]; \quad T1.view_{rel} = [x@1, y@0]; \\ T2.view_{cur} &= [x@0, y@0]; \quad T2.view_{acq} = [x@0, y@0]; \quad T2.view_{rel} = [x@0, y@0]. \end{aligned}$$

Теперь второй поток может выполнить чтение из добавленного сообщения, получая $a = 1$. При этом базовый фронт потока $view_{cur}$ обновляется на $[y@1]$, а приобретающий $view_{acq}$ — на фронт сообщения, $[x@1, y@1]$, как это было в OpC11 MM:

$$\begin{aligned} M &= \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle, \\ &\quad \langle x : 1@1, [x@1, y@0] \rangle, \langle y : 1@1, [x@1, y@1] \rangle \}; \\ T1.view_{cur} &= [x@1, y@1]; \quad T1.view_{acq} = [x@1, y@1]; \quad T1.view_{rel} = [x@1, y@0]; \\ T2.view_{cur} &= [x@0, y@0]; \quad T2.view_{acq} = [x@1, y@1]; \quad T2.view_{rel} = [x@0, y@0]. \end{aligned}$$

После выполнения приобретающего барьера, который в программе представлен его скомпилированным вариантом $\text{fence}(ld)$, базовый фронт $view_{cur}$ второго потока становится равным приобретающему фронту $view_{acq}$:

$$\begin{aligned} M &= \{ \langle x : 0@0, [x@0] \rangle, \langle y : 0@0, [y@0] \rangle, \\ &\quad \langle x : 1@1, [x@1, y@0] \rangle, \langle y : 1@1, [x@1, y@1] \rangle \}; \\ T1.view_{cur} &= [x@1, y@1]; \quad T1.view_{acq} = [x@1, y@1]; \quad T1.view_{rel} = [x@1, y@0]; \\ T2.view_{cur} &= [x@1, y@1]; \quad T2.view_{acq} = [x@1, y@1]; \quad T2.view_{rel} = [x@0, y@0]. \end{aligned}$$

Теперь второй поток не может прочитать старое сообщение $\langle x : 0@0, [x@0] \rangle$, т.к. $T2.view_{cur}(x) = 1 > 0$. Таким образом, результат $[a = 1, b = 0]$ запрещается.

Перейдем к рассмотрению слабого сценария поведения программы ARM-weak с результатом $[a = 1, b = 1, c = 1]$ в обещающей модели³.

$$\begin{array}{l} [x] := 0; [y] := 0; \\ a := [x]; //1 \parallel b := [x]; \parallel c := [y]; \\ [x] := 1 \parallel [y] := b \parallel [x] := c \end{array} \quad (\text{ARM-weak})$$

Для того, чтобы получить интересующий нас результат, обещающая модель, в соответствии со своим названием, использует *механизм обещаний*. Так, в любой момент исполнения поток может сделать одно из двух следующих действий: либо выполнить следующую инструкцию, либо *пообещать* сделать некоторую запись в будущем. Когда поток T обещает сделать запись, он добавляет в память машины сообщение $\langle \ell : val@t, view \rangle$, где t — уникальная метка времени локации ℓ , которая больше, чем $T.view_{cur}(t)$. После этого сообщение становится доступным для чтения другими потоками по обычным правилам, но сам поток T не может читать из этого сообщения, пока не выполнит обещание. Для того, чтобы проверять данное условие, у каждого потока имеется множество обещанных, но ещё не выполненных сообщений $T.promises$. После каждого перехода в обещающей машине поток, совершивший данный переход, должен пройти *сертификацию*, т.е. показать, что может выполнить все свои обещания в текущем состоянии памяти, будучи запущенным в изоляции. Процесс сертификации позволяет решить проблему “значений из воздуха”.

Результат $[a = 1, b = 1, c = 1]$ для программы ARM-weak в обещающей машине получается следующим образом. После выполнения инициализирующих записей и старта дочерних потоков первый поток обещает сообщение $\langle x : 1@2, [x@2, y@0] \rangle$ ⁴. После этого второй поток прочитывает данное сообщение, получая $b = 1$, и выполняет запись, добавляя сообщение $\langle y : 1@1, [x@0, y@1] \rangle$ в память. Далее, третий поток прочитывает добавленное сообщение, получая $c = 1$, и добавляет в память сообщение $\langle x : 1@1, [x@1, y@0] \rangle$. Первый поток прочитывает это сообщение, получая $a = 1$, и после этого выполняет данное ранее обещание $\langle x : 1@2, [x@2, y@0] \rangle$, исполняя инструкцию записи $[x] := 1$.

³Стоит отметить, что такой результат для программы ARM-weak невозможен в OpC11 MM, но возможен в C/C++11 MM.

⁴Отметим ещё одно отличие обещающей модели и OpC11 MM. В OpC11 MM метки времени являются натуральными числами, и когда поток делает запись сообщения, метка времени сообщения равна увеличенной на единицу максимальной метке по соответствующей локации. В обещающей модели метки времени представлены положительными вещественными числами, и при добавлении нового сообщения его метка времени может быть произвольной с точностью до базового фронта соответствующего потока.

3.3 Основные идеи доказательства корректности компиляции

В разделе 1.2.2 было представлено следующее определение понятия корректности компиляции: все результаты, возможные для скомпилированной программы в целевой модели памяти, должны быть также возможны и для изначальной программы в исходной модели памяти. Поскольку рассматриваемая в этой главе схема компиляции является биекцией, мы можем считать, что изначальная и скомпилированная программы совпадают. Соответственно, нам надо показать, что для любой программы в синтаксисе модели ARMv8 POP и её произвольного сценария поведения в модели ARMv8 POP существует сценарий поведения этой программы с тем же результатом в обещающей модели.

До этого момента в рассмотренных примерах под результатом сценария мы понимали значение локальных переменных после исполнения программы. Тем не менее, для формального определения корректности компиляции между обещающей и ARMv8 POP моделями под результатом сценария удобнее понимать *финальное состояние памяти* — функцию, которая по локации возвращает значение её последней записи. Так, в случае модели ARMv8 POP под последней записью в локацию ℓ понимается запрос $[\ell] := v$, попавший последним в основную память, а в случае обещающей модели — сообщение $\langle \ell : v @ \tau, view \rangle$, где τ является максимумом среди всех остальных сообщений в ℓ .

Также отметим, что далее будут рассматриваться только конечные сценарии поведения в рамках модели ARMv8 POP, т.к. для рассмотрения не завершающихся сценариев пришлось бы ввести ограничения на спекулятивное исполнение программ, которого в модели нет. Так, следующая программа в модели ARMv8 POP имеет сценарий поведения, в котором соответствующий поток бесконечно посылает запросы на чтение и не получает на них ответы:

$$\begin{aligned} a &:= [x]; \\ \text{if } a \neq 0 &\text{ goto } -1 \end{aligned}$$

Здесь инструкция `if cond goto shift` имеет следующую семантику: если выражение *cond* вычисляется к истинному (не нулевому) значению, то к указателю инструкций потока прибавляется значение *shift*, иначе — прибавляется единица, т.е. управление переходит к следующей инструкции.

Центральная теорема данной главы, которая утверждает корректность компиляции, формулируется следующим образом:

Теорема 1. Для любой программы $Prog$ и её сценария поведения в модели ARMv8 POP, $Prog \vdash s^{init} \xrightarrow[ARM]^* s$, где s — финальное состояние, $Final^{ARM}(s, Prog)$, существует сценарий поведения этой программы в обещающей модели, $Prog \vdash p^{init} \xrightarrow[Promise]^* p$, где p — финальное состояние $Final^{Promise}(p, Prog)$; при этом состояния памяти в s и p совпадают, $same-memory(s, p)$.

Стандартной техникой для доказательства таких утверждений является *симуляция* [14, 15, 108]. Для этого определяется *отношение симуляции*, связывающее состояния соответствующих абстрактных машин, и показывается, что если текущие состояния машин связаны этим отношением, и симулируемая машина (в нашем случае это ARM-машина) делает шаг, то симулирующая машина (в нашем случае это обещающая машина) может сделать ноль и более шагов так, чтобы новые состояния машин были также связаны отношением симуляции.

В доказательстве автор диссертации также использовал технику симуляции, однако не напрямую. Это связано со следующими особенностями нашего случая.

1. В каждый момент исполнения в обещающей машине имеется тотальный порядок на сообщениях в конкретную локацию — метки времени. В то же время в модели ARMv8 POP тотальный порядок на запросах записи в локацию может быть гарантированно определён только в конце исполнения.
2. В модели ARMv8 POP тот факт, что запрос чтения был удовлетворён из конкретного запроса записи, накладывает ограничения на дальнейшее исполнение, однако эти ограничения не определяются явно, как это делается с помощью фронтов в обещающей модели.
3. ARM-машина может исполнять разные типы инструкций не по порядку, в частности, инструкции записи и инструкции чтения, тогда как обещающая машина — только инструкции записи (механизм обещаний).

Отношение симуляции обычно предоставляет достаточно сильную связь между компонентами машин. Так, в нашем случае естественно было бы ожидать, что это отношение связывает каждое конкретное сообщение в памяти обещающей машины с некоторым запросом записи в подсистеме памяти ARM-машины. Тем не менее, первые две особенности, упомянутые выше, не позволяют этого сделать. Чтобы преодолеть данное ограничение, автор диссертационного исследования вводит промежуточную машину ARM+ τ . Она является версией ARM-машины, в которой каждый запрос записи w , попавший в подсистему памяти, до-

полнительно помечен следующей информацией: (i) меткой времени; (ii) множеством запросов записи и барьеров памяти S , о которых гарантированно становится осведомлён поток, прочитавший из запроса w ; (iii) фронтом, представляющим множество S . При этом метка времени запроса w отражает то, в каком порядке относительно других запросов записи в ту же локацию запрос w попадёт в основную память машины. Тем не менее, в тот момент, когда запрос записи попадает в подсистему памяти, обычная ARM-машина не может гарантировать никакого конкретного места в этом порядке для запроса. Для решения этой проблемы в правилах переходов машины ARM+τ введены дополнительные ограничения, которые гарантируют ацикличность объединения частичного порядка Ord и порядка, полученного с помощью меток времени. Наличие данных ограничений означает, что машина ARM+τ потенциально имеет меньше сценариев поведения, чем изначальная машина. Следовательно, для того, чтобы использовать ARM+τ как промежуточную машину в доказательстве корректности компиляции, нам нужно доказать, что ARM+τ может симулировать ARMv8 POP, т.е. для каждой конкретной программы ARM+τ имеет не меньший набор сценариев поведения, чем ARMv8 POP (теорема 3, раздел 3.6.4).

Из-за третьей особенности мы не можем ввести непосредственное соотношение между шагами ARMv8 POP и обещающей машин. Так, рассмотрим следующую программу:

$$\begin{aligned} [x] &:= 1; \\ \mathbf{fence}(1d); \\ a &:= [y]; \\ [z] &:= 1 \end{aligned}$$

ARM-машина может исполнить её следующим образом. Сначала она выполняет барьер памяти $\mathbf{fence}(1d)$ (шаг 1), этого отправляет запрос на чтение $a := [y]$, на который приходит ответ (шаг 2), посылает запрос на запись $[z] := 1$ (шаг 3), и после этого — запрос $[x] := 1$ (шаг 4). Обещающая машина не может исполнить эту программу в том же порядке, поэтому ей позволено *запаздывать* (lag) относительно ARM-машины при симуляции. Так, пока ARM-машина делает первый и второй шаги, обещающая машина запаздывает и не делает ничего. На третий шаг ARM-машины обещающая машина отвечает обещанием записать сообщение $\langle z : 1@_ , _ \rangle$. На четвертый шаг обещающая машина отвечает серией шагов: (i) обещает записать сообщение $\langle x : 1@_ , _ \rangle$, (ii) выполняет это обещание, (iii) ис-

$$\begin{aligned}
\text{cmds} & : \text{List } S \\
S & ::= \text{reg} := [\text{expr}] \\
& \quad | [\text{expr}_0] := \text{expr}_1 \\
& \quad | \text{fence}(\text{fmod}_{\text{ARM}}) \\
& \quad | \text{if } \text{expr} \text{ goto } k \\
& \quad | \text{reg} := \text{expr} \mid \text{nop} \\
\text{fmod}_{\text{ARM}} & ::= \text{sy} \mid \text{ld} \\
\text{expr} & ::= \text{reg} \mid \ell \mid \text{uop } \text{expr} \\
& \quad | \text{bop } \text{expr}_0 \text{ expr}_1 \\
& : \mathbf{e} \\
\text{reg} : \text{Reg} & - a, b, c, \dots \quad (\text{локальные переменные}) \\
\ell : \text{Loc} & - x, y, z, \dots \quad (\text{локации}) \\
\text{uop}, \text{bop} & - \text{арифметические операции} \\
k & \in \mathbb{Z}
\end{aligned}$$

Рис. 23. Синтаксис программ в модели ARMv8 POP

полняет приобретающий барьер (поскольку $\text{fence}(\text{ld})$ является результатом его компиляции), (iv) выполняет инструкцию чтения и (v) обещание $\langle z : 1@_{_}, _ \rangle$.

Для выражения запаздывания используется два отношения симуляции, \mathcal{I} и \mathcal{I}_{pre} . Первое отношение не позволяет обещающей машине запаздывать слишком сильно: если состояния машин связаны посредством \mathcal{I} , то в каждом потоке обещающая машина полностью выполнила префикс программы, который выполнен ARM-машиной, и ожидает, пока ARM-машина исполнит следующую инструкцию. Второе отношение сигнализирует, что существует единственный поток, в котором обещающая машина может и должна “догнать” ARM-машину. Для этих отношений доказываемся, что если состояния машин связаны отношением \mathcal{I}_{pre} , то существует конечная последовательность шагов обещающей машины, после выполнения которой состояния машин связаны отношением \mathcal{I} .

3.4 Формальное определение модели ARMv8 POP

В этом разделе приводится формализация модели ARMv8 POP, сделанная диссертантом, поскольку в [9] модель описана лишь словесно. Синтаксис программ, на которых определена модель, приведён на рис. 23. Программа представ-




Рис. 24. Состояния подсистемы управления потока в модели ARMv8 POP

ляется как функция $Prog : Tid \rightarrow List \ S$, которая по идентификатору потока возвращает список его инструкций. Инструкции бывают следующих типов: чтение ($reg := [expr]$), запись ($[expr_0] := expr_1$), барьер памяти ($fence(fmod_{ARM})$), условный переход ($\text{if } expr \text{ goto } k$), присваивание в локальную переменную ($reg := expr$), пустая операция (nop).

В этом языке опосредованно, через условные переходы назад, присутствуют циклы, поэтому каждая инструкция может быть исполнена несколько раз и в разных контекстах. Различные исполнения инструкции мы будем называть *экземплярами инструкций* (instruction instances) или просто экземплярами. Подсистема управления ARM-машины может исполнять экземпляры не по порядку и спекулятивно. Более того, исполнение экземпляра происходит за несколько шагов, которые могут быть разделены во времени. Как следствие, в каждый конкретный момент времени поток может находиться в состоянии исполнения многих экземпляров.

Аналогично модели памяти Power [33], в представленной формализации используется граф типа дерево для описания состояния подсистемы управления. Пример такого графа приведён на рис. 24. Вершины дерева помечены состоянием экземпляров инструкций. Ребра дерева выражают программный порядок между экземплярами, где вершины с двумя исходящими ребрами представляют условные переходы, условие которых ещё не вычислено.

Каждый экземпляр инструкции идентифицируется парой $(tid, path)$, где tid — это идентификатор потока, а $path : Path \triangleq List \ \mathbb{N}$ — путь в дереве подсистемы управления от его корня до экземпляра. Этот путь представлен как список позиций инструкций, соответствующих предшествующим экземплярам. Так, путь экземпляра a на рис. 24 — это список $[0]$, путь экземпляра b — $[0,1]$, а путь экземпляра f — $[0,1,8,9]$.

Граф состояния подсистемы управления представлен в виде т.н. *плёнки* $tape : Tape \triangleq Path \rightarrow TapeCell$ — частичной функции, которая для пути экземпляра возвращает его состояние. Корректная плёнка является префикс-замкнутой:

$$\begin{aligned}
\text{tapesell} & ::= \mathbf{R} \text{ } st_{\text{read}} \mid \mathbf{W} \text{ } st_{\text{write}} \\
& \quad \mid \mathbf{F} \text{ } st_{\text{fence}} \text{ } fmod_{\text{ARM}} \\
& \quad \mid \mathbf{If} \text{ } st_{\text{ifgoto}} \text{ } k \mid \mathbf{Assign} \mid \mathbf{Nop} \\
& \quad : \text{TapeCell} \\
\\
\text{sat-state} & ::= \text{pln} \mid \text{inflight} \mid \text{com} \\
st_{\text{read}} & ::= \text{none} \mid \text{requested } \ell \\
& \quad \mid \text{sat } \text{sat-state} \langle \text{tid}, \text{path}, \text{wr } \ell : \text{val} \rangle \\
st_{\text{write}} & ::= \text{none} \\
& \quad \mid \text{pending } \ell \text{ } \text{val} \\
& \quad \mid \text{com } \text{bool } \ell \text{ } \text{val} \\
st_{\text{fence}} & ::= \text{none} \mid \text{com} \\
st_{\text{ifgoto}} & ::= \text{none} \mid \text{taken} \mid \text{ignored} \\
\text{val} : \text{Val} & = \text{Loc} \cup \mathbb{Z}
\end{aligned}$$

Рис. 25. Язык состояния исполнения инструкций в ARMv8 POP

если она определена для некоторого пути, то она определена и для префикса этого пути.

Состояние экземпляра представляется с помощью ячейки плёнки *tapesell* : *TapeCell* (см. рис. 25). Её синтаксис симметричен синтаксису инструкций. Рассмотрим возможные состояния экземпляра в зависимости от его типа.

Экземпляр инструкции чтения st_{read} может находиться в одном из трёх состояний: (i) **none** — экземпляр только загружен или его исполнение перезапущено; (ii) **requested** ℓ — экземпляр отправил запрос в подсистему памяти; (iii) **sat** *sat-state* $\langle \text{tid}, \text{path}, \text{wr } \ell : \text{val} \rangle$ — экземпляра получил ответ от экземпляра записи $(\text{tid}, \text{path})$ со значением *val*. Поле *sat-state* сигнализирует об одной из трёх ситуаций: (i) чтение произведено из экземпляра записи, исполнение которого ещё не завершено (**inflight**); (ii) чтение произведено из завершённого экземпляра записи (**pln**); или (iii) чтение произведено из завершённого экземпляра записи, и исполнение самого экземпляра чтения завершено (**com**).

Экземпляр инструкции записи st_{write} может быть также в одном из трёх состояний: (i) **none**; (ii) **pending** ℓ *val* — целевые адрес и значение экземпляра определены, и экземпляры чтения из того же потока могут читать из этого экземпляра записи; (iii) **com** *bool* ℓ *val* — исполнение экземпляра завершено, и если

i	$cmds[i]$	$path$	$tape(path)$
0	$a := [x];$	0	R none
1	$[y] := a;$	0,1	W none
2	$a := [z];$	0,1,2	R (sat pln $\langle 8_{tid}, [0,1,2,3], wr z : 9 \rangle$)
3	$[w] := a;$	0,1,2,3	W none

Табл. 3. Пример состояния подсистемы управления модели ARMv8 POP

$bool = true$, то соответствующий запрос отправлен в подсистему памяти, иначе экземпляр может быть прочитан только экземплярами чтения того же потока.

Исполнение экземпляра барьера памяти st_{fence} может быть либо завершено (**com**), либо нет (**none**). Состояние экземпляра условного перехода st_{ifgoto} указывает, что (i) либо условие было вычислено к не нулевому значению, и переход на k позиций в списке инструкций произошёл (**taken**); (ii) либо — к нулевому значению, и переход произошёл к следующей инструкции (**ignored**); (iii) либо выбор ещё не сделан (**none**). Экземпляры присваивания и пустой операции только загружаются и не исполняются, поэтому их состояния не имеют параметров.

Стоит отметить, что поскольку в каждый момент несколько экземпляров (разных) инструкций могут исполняться в одном потоке, то невозможно определить конкретное значение локальной переменной — оно может варьироваться в контексте разных экземпляров.

Рассмотрим пример плёнки (см. табл. 3). Здесь программа состоит из четырёх инструкций (столбец $cmds[i]$), каждая из которых имеет по запущенному экземпляру (столбец $tape(path)$). При этом экземпляр инструкции чтения $a := [z]$ получил ответ со значением 9, в то время как экземпляр $a := [x]$ ещё не отправил запрос. Как следствие, переменная a имеет значение 9 на пути $[0,1,2,3]$ (после экземпляра чтения $a := [z]$) и не определена на других путях.

Введём функции $regf, regf_{com} : (List\ S \times Tape \times Path) \rightarrow (Reg \multimap Val)$, где $regf(cmds, tape, path)$ и $regf_{com}(cmds, tape, path)$ представляют состояние локальных переменных, актуальное для экземпляра с путём $path$, т.е. сразу “перед” его исполнением (см. рис. 26). Отличие между функциями, которое выделено серым на рис. 26, заключается в том, что $regf$ учитывает все экземпляры чтения, на которые получены ответы, а $regf_{com}$ — только завершённые (**committed**). Значения функций $regf$ и $regf_{com}$ для примера из табл. 3 приведены в табл. 4.

$$\begin{aligned}
& \mathbf{regf}(cmds, tape, []) = \mathbf{regf}_{\text{com}}(cmds, tape, []) = \perp; \\
& \forall i. \mathbf{regf}(cmds, tape, [i]) = \mathbf{regf}_{\text{com}}(cmds, tape, [i]) = \perp; \\
& \forall i, j. cmds[i] = \text{“reg := [expr]”} \Rightarrow \\
& \quad \mathbf{regf}(cmds, tape, path : i : j) = \mathbf{regf}(cmds, tape, path : i)[reg \mapsto m] \wedge \\
& \quad \mathbf{regf}_{\text{com}}(cmds, tape, path : i : j) = \mathbf{regf}_{\text{com}}(cmds, tape, path : i)[reg \mapsto m_{\text{com}}], \text{ где} \\
& \quad m = val, m_{\text{com}} = val, \\
& \quad \text{если } tape(path) = \mathbf{R sat com} \langle _, _, wr _ : val \rangle; \\
& \quad m = val, m_{\text{com}} = \perp, \\
& \quad \text{если } tape(path) = \mathbf{R sat sat-state} \langle _, _, wr _ : val \rangle, sat-state \neq \text{com}; \\
& \quad m = \perp, m_{\text{com}} = \perp, \\
& \quad \text{если } tape(path) = \mathbf{R st}_{\text{read}}, st_{\text{read}} \in \{\text{none, requested } _ \}; \\
& \forall i, j. cmds[i] = \text{“reg := expr”} \Rightarrow \\
& \quad \mathbf{regf}(cmds, tape, path : i : j) = \mathbf{regf}(cmds, tape, path : i)[a \mapsto \llbracket expr \rrbracket^{path:i}] \wedge \\
& \quad \mathbf{regf}_{\text{com}}(cmds, tape, path : i : j) = \mathbf{regf}_{\text{com}}(cmds, tape, path : i)[a \mapsto \llbracket expr \rrbracket_{\text{com}}^{path:i}]; \\
& \forall i, j. \mathbf{regf}(cmds, tape, path : i : j) = \mathbf{regf}(cmds, tape, path : i) \wedge \\
& \quad \mathbf{regf}_{\text{com}}(cmds, tape, path : i : j) = \mathbf{regf}_{\text{com}}(cmds, tape, path : i), \text{ иначе.}
\end{aligned}$$

Рис. 26. Функции вычисления состояния переменных \mathbf{regf} и $\mathbf{regf}_{\text{com}}$

$path$	$\mathbf{regf}(cmds, tape, path)$	$\mathbf{regf}_{\text{com}}(cmds, tape, path)$
0	\perp	\perp
0,1	\perp	\perp
0,1,2	\perp	\perp
0,1,2,3	$[a \mapsto 9]$	\perp

Табл. 4. Значение функций \mathbf{regf} и $\mathbf{regf}_{\text{com}}$ для примера из табл. 3

Функции значения переменных естественным образом обобщаются на функции вычисления значения выражений $e \rightarrow Val$. Когда значения параметров $cmds$, $tape$ (и $path$) очевидны из контекста, мы обозначаем эти функции $\llbracket - \rrbracket^{path}$ и $\llbracket - \rrbracket_{com}^{path}$ (или $\llbracket - \rrbracket$ и $\llbracket - \rrbracket_{com}$).

Состояние подсистемы памяти M_{POP} является тройкой $\langle Evt, Ord, Prop \rangle$, где $Evt \subseteq ReqSet$ — это множество запросов в подсистеме, $Ord \subseteq Evt \times Evt$ — частичный порядок на запросах и $Prop \subseteq Tid \times Evt$ — функция, которая по идентификатору потока возвращает множество запросов, о которых он осведомлён. Запрос req является тройкой $\langle tid, path, reqinfo \rangle$, где tid — идентификатор потока, который отправил это запрос, $path$ — путь до соответствующего экземпляра инструкции и $reqinfo$ — информация о типе и параметрах запроса:

$$reqinfo ::= rd \ell \mid wr \ell : val \mid dmb.$$

Запрос чтения параметризован целевой локацией, запрос записи — целевой локацией и записываемым значением.

Полное состояние ARM-машины $State_{ARM}$ — это тройка $\langle M_{POP}, iordf, tapef \rangle$, где M_{POP} — это состояние подсистемы памяти, $iordf : Tid \rightarrow List ReqSet$ — это функция, которая для потока возвращает упорядоченный список отправленных им запросов чтения и $tapef : Tid \rightarrow Tape$ представляет плёнки потоков (состояние подсистемы управления). Компонента $iordf$ используется для разрешения конфликтов, вызванных отправлением запросов чтения к одной локации не по порядку (подробнее описано ниже в правиле **Получение ответа на чтение**).

Начальное состояние ARM-машины имеет инициализирующие записи во все локации $Evt^{init} \triangleq \{ \langle 0_{tid}, [], wr \ell : 0 \rangle \mid \ell \in Loc \}$, где соответствующие запросы не упорядочены и о них осведомлены все потоки:

$$s^{init} \triangleq \langle M_{POP} = \langle Evt^{init}, \emptyset, Tid \times Evt^{init} \rangle, iordf = \lambda tid. [], tapef = \lambda tid. \perp \rangle.$$

Наша формализация ARM-машины имеет 12 правил перехода. Эти переходы в математической нотации приведены в приложении Б, ниже приведено их неформальное описание.

Загрузка инструкции $tid path$ (fetch instruction) добавляет экземпляр инструкции с состоянием none в плёнку $tape$ потока tid .

Уведомление потока tid о запросе e (propagate) добавляет e во множество $M_{POP}.Prop(tid)$. Правило проверяет, что поток уведомлён о всех запросах e' таких, что $e' <_{Ord} e$. Правило также добавляет по ребру (e, e'') в Ord

для каждого запроса e'' , который не переупорядочиваем с e и о котором осведомлён поток $e.tid$, но не поток tid .

Выбор ветки условного перехода $tid\ path$ (branch commit) выполняет экземпляр инструкции условного перехода `if – goto` и удаляет одну из веток спекулятивного исполнения из плёнки потока tid вместе с соответствующими ей запросами из подсистемы памяти.

Завершение барьера $ld\ tid\ path$ (fence commit) проверяет, что предшествующие экземпляры чтения завершены (committed), и помечает экземпляр барьера как выполненный.

Завершение барьера $st\ tid\ path$ проверяет, что все предшествующие экземпляры завершены, помечает экземпляр барьера как выполненный и отправляет запрос барьера в подсистему памяти.

Подготовка записи $tid\ path\ \ell\ val$ (write pending) устанавливает состояние экземпляра записи в `pending $\ell\ val$` , где ℓ и val являются целевой локацией и записываемым значением, которые вычисляются в коде инструкции.

Завершение записи $tid\ path\ \ell\ val$ (write commit) устанавливает состояние экземпляра записи в `com _ $\ell\ val$` . Это правило также отправляет соответствующий запрос в подсистему памяти, но только в том случае, если в плёнке потока нет последующего экземпляра записи в ту же локацию, исполнение которого завершено. Кроме того, правило перезапускает некоторые исполнения экземпляров чтения, целевой локацией которых является ℓ , а также экземпляры произвольных типов, зависящие от этих экземпляров чтения. Правило имеет несколько ограничений. Так, исполнение всех экземпляров барьеров памяти и условных переходов, предшествующих экземпляру $(tid, path)$, должно быть завершено; все предшествующие экземпляры должны иметь полностью вычисленные целевые локации (fully determined addresses), т.е. соответствующие выражения адресов должны быть вычисляемы к значению с помощью функции $regf_{com}$.

Отправка запроса на чтение $tid\ path\ \ell$ (read issue) добавляет соответствующий запрос в подсистему хранения, а также в список отправленных запросов (компонента $iordf(tid)$). Правило требует, чтобы исполнение предшествующих экземпляров барьеров было завершено.

Получение ответа на чтение $tid\ path\ tid'\ path'\ \ell\ val$ (read satisfy) и **Игнорирование ответа на чтение** $tid\ path\ tid'\ path'\ \ell\ val$ (read satisfy fail) получает ответ на запрос $\langle tid, path, rd\ \ell \rangle$ из запроса записи $\langle tid', path', wr\ \ell :$

val), если между ними нет запроса в отношении Ord . Правила переходов удаляют запрос на чтение из подсистемы памяти. Если в плёнке потока не присутствует предшествующего экземпляра чтения из той же локации, которой отправил запрос в подсистему памяти после экземпляра $(tid, path)$ (что определяется с помощью компоненты $iordf(tid)$) и получил ответ от другого запроса записи, то применяется переход **Получение ответа на чтение**. Этот переход присваивает экземпляру чтения состояние $sat\ pln \langle tid', path', wr\ \ell : val \rangle$ и перезапускает некоторые последующие экземпляры чтения из той же локации вместе с зависимостями, если это требуется для восстановления корректности. Если условие не выполняется, то применяется переход **Игнорирование ответа на чтение**, который перезапускает экземпляр $(tid, path)$.

Получение ответа на чтение от подготовленной записи $tid\ path\ path'\ \ell\ val$ (read satisfy from in-flight write) устанавливает состояние экземпляра чтения в $sat\ inflight \langle tid, path', wr\ \ell : val \rangle$ при условии, что существует подготовленный незавершенный экземпляр записи $(tid, path')$ и не существует экземпляра записи в ту же локацию между ними или экземпляра чтения из той же локации, который получил ответ от другой записи. Это правило также, как и правило **Получение ответа на чтение**, перезапускает некоторые последующие экземпляры чтения.

Завершение чтения $tid\ path$ (read commit) проверяет, что все предшествующие экземпляры барьеров памяти и условных переходов завершены, все предшествующие экземпляры имеют полностью определённые адреса, и присваивает экземпляру состояние $sat\ com\ _$.

3.5 Формальное определение обещающей модели

Состояние обещающей машины $State_{Promise}$ является парой $\langle TS, M \rangle$. При этом $M \subset Msg$ — это память машины, являющаяся множеством сообщений вида $\langle \ell : val@t, view \rangle : Msg$, состоящих из целевой локации $\ell : Loc$, значения $val : Val$, метки времени $t : Time = \mathbb{Q}$, и фронта сообщения $view : \mathcal{V} = Loc \rightarrow Time$. $TS : Tid \rightarrow TS$ — это функция, которая по идентификатору потока возвращает его состояние. Состояние потока $TS : TS$ является тройкой $\langle \sigma, V, promises \rangle$, где σ — это локальное состояние потока в рамках описанной ниже помеченной системы переходов (labeled transition system, LTS), $V = \langle view_{cur}, view_{acq}, view_{rel} \rangle : \mathcal{V} \times \mathcal{V} \times \mathcal{V}$

$$\begin{array}{c}
\text{(READ-HELPER)} \\
\frac{\text{cur}(\ell) \leq t \quad \text{cur}' = \text{cur} \sqcup [\ell@{\tau}] \quad \text{acq}' = \text{acq} \sqcup \text{cur}'}{\langle \text{cur}, \text{acq}, \text{rel} \rangle \xrightarrow{R(\ell, \tau, R)} \langle \text{cur}', \text{acq}', \text{rel} \rangle} \\
\\
\text{(WRITE-HELPER)} \\
\frac{\text{cur}(\ell) < t \quad R = \text{rel} \sqcup [\ell@{\tau}] \quad \text{cur}' = \text{cur} \sqcup [\ell@{\tau}] \quad \text{acq}' = \text{acq} \sqcup \text{cur}'}{\langle \text{cur}, \text{acq}, \text{rel} \rangle \xrightarrow{W(\ell, \tau, R)} \langle \text{cur}', \text{acq}', \text{rel} \rangle} \\
\\
\text{(READ)} \\
\frac{\langle \ell : v@{\tau}, R \rangle \in M \quad \sigma \xrightarrow{R(\ell, v)} \sigma' \quad \mathcal{V} \xrightarrow{R(\ell, \tau, R)} \mathcal{V}'}{\langle \langle \sigma, \mathcal{V}, P \rangle, M \rangle \xrightarrow{\text{Promise } tid} \langle \langle \sigma', \mathcal{V}', P \rangle, M \rangle} \\
\\
\text{(WRITE)} \\
\frac{\sigma \xrightarrow{W(\ell, v)} \sigma' \quad \mathcal{V} \xrightarrow{W(\ell, \tau, R)} \mathcal{V}' \quad m = \langle \ell : v@{\tau}, R \rangle \quad \forall v', \text{view}'. \langle \ell : v'@{\tau}, \text{view}' \rangle \notin M \quad M' = M \cup \{m\} \quad P' = P \setminus \{m\}}{\langle \langle \sigma, \mathcal{V}, P \rangle, M \rangle \xrightarrow{\text{Promise } tid} \langle \langle \sigma', \mathcal{V}', P' \rangle, M' \rangle} \\
\\
\text{(ACQ-FENCE)} \\
\frac{\sigma \xrightarrow{F(\text{acq})} \sigma'}{\langle \langle \sigma, \langle \text{cur}, \text{acq}, \text{rel} \rangle, P \rangle, M \rangle \xrightarrow{\text{Promise } tid} \langle \langle \sigma', \langle \text{acq}, \text{acq}, \text{rel} \rangle, P \rangle, M \rangle} \\
\\
\text{(REL-FENCE)} \\
\frac{\sigma \xrightarrow{F(\text{rel})} \sigma'}{\langle \langle \sigma, \langle \text{cur}, \text{acq}, \text{rel} \rangle, \emptyset \rangle, M \rangle \xrightarrow{\text{Promise } tid} \langle \langle \sigma', \langle \text{cur}, \text{acq}, \text{cur} \rangle, \emptyset \rangle, M \rangle} \\
\\
\text{(SILENT)} \\
\frac{\sigma \xrightarrow{\varepsilon} \sigma'}{\langle \langle \sigma, \mathcal{V}, P \rangle, M \rangle \xrightarrow{\text{Promise } tid} \langle \langle \sigma', \mathcal{V}, P \rangle, M \rangle} \\
\\
\text{(PROMISE)} \\
\frac{\forall v, \text{view}. \langle m.l : v@m.\tau, \text{view} \rangle \notin M \quad P' = P \cup \{m\} \quad M' = M \cup \{m\} \quad \forall \ell. \exists v, \text{view}. \langle \ell : v@m.\text{view}(\ell), \text{view} \rangle \in M'}{\langle \langle \sigma, \mathcal{V}, P \rangle, M \rangle \xrightarrow{\text{Promise } tid} \langle \langle \sigma, \mathcal{V}, P' \rangle, M' \rangle} \\
\\
\text{(GLOBAL)} \\
\frac{\langle TS, M \rangle \xrightarrow{\text{Promise } tid} \langle TS', M' \rangle \quad \langle TS', M' \rangle \xrightarrow{\text{Promise } tid}^* \langle TS'', M'' \rangle \quad TS''.\text{promises} = \emptyset}{\langle TS[tid \mapsto TS], M \rangle \xrightarrow{\text{Promise}} \langle TS[tid \mapsto TS'], M' \rangle}
\end{array}$$

Рис. 27. Переходы обещающей машины

— это базовый, приобретающий и высвобождающий фронты потока, $\text{promises} \subset \text{Msg}$ — это множество сообщений, которые были обещаны потоком, но еще не выполнены.

Обещающая модель памяти задана на помеченной системе переходов, а не на программах непосредственно. В приложении Г.1 приводится метод построения системы переходов по программе. Метка в системе переходов может быть: (i) операцией чтения из локации ℓ значения v ($R(\ell, v)$), (ii) операцией записи в локацию ℓ значения v ($W(\ell, v)$), (iii) барьером памяти с модификатором $fmod$ ($F(fmod)$), (iv) внутренним переходом (ε). Последний тип описывает действия потока, кото-

рые не затрагивают память, например, присваивание в локальную переменную и исполнение оператора условного перехода.

Стоит отметить, что в работе [23], на основе которой написана эта глава, обещающая модель задана непосредственно на синтаксисе модели ARMv8 POP. Тем не менее, для того, чтобы не вводить разные определения в главах 3 и 4, в диссертации обещающая модель определяется “поверх” системы переходов. Также в доказательстве корректности компиляции автор диссертации исходит из предположения, что система переходов может быть восстановлена по программе согласовано со схемой компиляции и функциями вычисления значения модели ARMv8 POP (см. приложения Г.1, Г.2 и Г.3).

Перед исполнением любой программы память обещающей машины состоит из записей во все локации $M^{\text{init}} \triangleq \{\langle \ell : 0@0, view^{\text{init}} \rangle \mid \ell \in Loc\}$, где $view^{\text{init}} \triangleq \lambda \ell. 0$. В целом начальное состояние машины выглядит так:

$$\mathbf{p}^{\text{init}} \triangleq \langle \lambda tid. \langle \sigma = \sigma^{\text{init}}, V = \langle view^{\text{init}}, view^{\text{init}}, view^{\text{init}} \rangle, promises = \emptyset \rangle, M^{\text{init}} \rangle.$$

Перейдем к описанию шагов исполнения обещающей машины (см. рис. 27). Только правило (GLOBAL) оперирует над всем состоянием машины, остальные правила заданы локально для потока. Правило (GLOBAL) требует от потока, который совершает локальный переход, провести *сертификацию* обещаний, т.е. показать, что существует изолированный запуск потока, в рамках которого он выполнит все свои обещания.

Выполнение приобретающего барьера (ACQ-FENCE) делает базовый фронт потока $view_{\text{cur}}$, равным приобретающему фронту потока $view_{\text{acq}}$, где последний является объединением фронтов сообщений, прочитанных потоком к этому моменту, и меток времени записей, произведенных потоком.

Выполнение высвобождающего барьера (REL-FENCE) делает высвобождающий фронт потока $view_{\text{rel}}$ равным базовому фронту потока $view_{\text{cur}}$. В результате фронты сообщений, которые поток добавит в память после выполнения высвобождающего барьера, будут содержать информацию о записях, совершённых потоком до выполнения высвобождающего барьера. Кроме того, переход, соответствующий высвобождающему барьеру, имеет дополнительное ограничение — в момент его выполнения у потока не должно быть невыполненных обещаний, т.е. $promises$ должен быть равен пустому множеству.

Чтение из локации ℓ (READ) выполняется потоком следующим образом. Поток выбирает из памяти машины некоторое сообщение $\langle \ell : val@t, view \rangle$. При этом метка времени записи t должна быть больше, чем значение базового фронта потока $view_{cur}(\ell)$, а само сообщение не должно находиться во множестве обещанных, но не выполненных потоком сообщений *promises*. Это правило увеличивает базовый фронт потока на $[\ell@t]$, а приобретающий — на $view$.

Обещание записи $\langle \ell : val@t, view \rangle$ (PROMISE) добавляет сообщение в память машины и в множество *promises*. При этом целевая локация ℓ и значение val могут быть произвольными, т.е. они не зависят от локального состояния потока σ . Метка времени должна быть уникальной среди сообщений локации ℓ , уже находящихся в памяти. Этот переход не обновляет фронты потока. Также легко заметить, что этот переход недетерминирован, но ограничен сертификацией.

Выполнение обещания $\langle \ell : val@t, view \rangle$ (FULFILL) удаляет сообщение из множества невыполненных обещаний *promises*. При этом данный переход должен быть возможен в рамках помеченной системы переходов локальных состояний, т.е. должно существовать состояние σ' такое, что $\sigma \xrightarrow{w(\ell, val)} \sigma'$. При этом метка времени t должна быть больше значения базового фронта $view_{cur}(\ell)$, и фронт сообщения $view$ должен быть равен композиции высвобождающего фронта $view_{rel}$ и $[\ell@t]$. Переход также увеличивает базовый и приобретающий фронты потока на $[\ell@t]$.

Внутренний переход (SILENT) соответствует шагу исполнения потока, который не взаимодействует с памятью, например: присваивание в локальную переменную, исполнение условного перехода или пустой операции. Такой переход меняет только локальное состояние потока.

3.6 Промежуточная машина ARM+ τ

В этом разделе описывается промежуточная машина ARM+ τ , а также доказывается, что она симулирует ARM-машину. Для этого сначала показывается корректность некоторых базовых утверждений про подсистему памяти ARM-машины, а затем приводится подход для ввода меток времени для конкретного сценария поведения ARMv8 POP.

3.6.1 Свойства подсистемы памяти модели ARMv8 POP

Лемма 1. Пусть состояние ARM-машины \mathbf{s} достижимо из начального. Тогда отношение $\mathbf{s}.Ord$ равно транзитивному замыканию разности его самого и отношения \hookrightarrow . Кроме того, оно ациклично.

$$\forall \mathbf{s}. Prop \vdash \mathbf{s}^{\text{init}} \xrightarrow[\text{ARM}]{}^* \mathbf{s} \Rightarrow \mathbf{s}.Ord = (\mathbf{s}.Ord \setminus \hookrightarrow)^+ \wedge (\mathbf{s}.Ord \text{ ациклично}).$$

Доказательство. Утверждение верно для начального состояния \mathbf{s}^{init} . Изменения в подсистеме памяти бывают трёх типов: (i) удаление запроса, (ii) отправка запроса в подсистему и (iii) уведомление потока о запросе. Рассмотрим, как меняется состояние подсистемы памяти при каждом из этих изменений в предположении, что начальное состояние памяти равно $\langle Evt, Ord, Prop \rangle$, а изменённое — $\langle Evt', Ord', Prop' \rangle$:

Удаление запроса e

$$\begin{aligned} Evt' &= Evt \setminus \{e\}, \\ Prop' &= Prop \setminus \{(tid, e) \mid tid\}, \\ Ord' &= (Ord \setminus (\{e\} \times Evt) \setminus (Evt \times \{e\})) \setminus \hookrightarrow)^+. \end{aligned}$$

Отправка запроса e потоком tid

$$\begin{aligned} Evt' &= Evt \cup \{e\}, \\ Prop' &= Prop \cup \{(tid, e)\}, \\ Ord' &= (Ord \cup \{(e', e) \mid Prop(tid, e'), e' \not\rightarrow e\})^+. \end{aligned}$$

Поток tid становится осведомлённым о запросе e

$$\begin{aligned} Evt' &= Evt, \\ Prop' &= Prop \cup \{(tid, e)\}, \\ Ord' &= (Ord \cup \{(e, e') \mid Prop(tid, e'), \neg Prop(e, tid, e'), e \not\rightarrow e', \neg(e' <_{Ord} e)\})^+. \end{aligned}$$

Очевидно, что во всех трёх случаях $Ord' = (Ord' \setminus \hookrightarrow)^+$. Также отношение Ord' ациклично, поскольку в случае удаления события $Ord' \subseteq Ord$, отправка запроса добавляет в Ord -компоненту только ребра, входящие в новый запрос e , а в третьем случае происходит проверка на ацикличность Ord' . \square

Леммы 2 и 3 доказываются аналогично.

Лемма 2. Пусть состояние ARM-машины \mathbf{s} достижимо из начального. Тогда для любых двух запросов, которые не могут быть переупорядочены и о которых осведомлён один и тот же поток, верно, что запросы совпадают или между ними есть ребро в отношении $\mathbf{s}.Ord$.

$$\forall \mathbf{s}, e, e', tid. Prog \vdash \mathbf{s}^{\text{init}} \xrightarrow[\text{ARM}]^* \mathbf{s} \wedge e \not\leftrightarrow e' \wedge \mathbf{s}.Prop(tid, e) \wedge \mathbf{s}.Prop(tid, e') \Rightarrow e = e' \vee \mathbf{s}.Ord(e, e') \vee \mathbf{s}.Ord(e', e).$$

Лемма 3. Пусть состояние ARM-машины \mathbf{s}' достижимо из состояния \mathbf{s} . Тогда все запросы записи и барьеров памяти, которые находятся в подсистеме памяти состояния \mathbf{s} , также находятся в подсистеме памяти состояния \mathbf{s}' .

$$\forall \mathbf{s}, \mathbf{s}'. Prog \vdash \mathbf{s} \xrightarrow[\text{ARM}]^* \mathbf{s}' \Rightarrow \mathbf{s}.Evt \setminus \{e \mid e \text{ — запрос чтения}\} \subseteq \mathbf{s}'.Evt.$$

Лемма 4. Пусть состояние ARM-машины \mathbf{s}' достижимо из состояния \mathbf{s} . Тогда рёбра отношения $\mathbf{s}.Ord$, которые связывают запросы из множества $\mathbf{s}'.Evt$, также являются рёбрами в отношении $\mathbf{s}'.Ord$.

$$\forall \mathbf{s}, \mathbf{s}'. Prog \vdash \mathbf{s} \xrightarrow[\text{ARM}]^* \mathbf{s}' \Rightarrow \mathbf{s}.Ord \cap (\mathbf{s}'.Evt \times \mathbf{s}'.Evt) \subseteq \mathbf{s}'.Ord.$$

Доказательство. Следующая, более слабая, версия утверждения верна, так как нет перехода, который бы удалял Ord -ребро между запросами, который не могут быть переупорядочены:

$$\forall \mathbf{s}, \mathbf{s}'. Prog \vdash \mathbf{s} \xrightarrow[\text{ARM}]^* \mathbf{s}' \Rightarrow (\mathbf{s}.Ord \cap (\mathbf{s}'.Evt \times \mathbf{s}'.Evt)) \setminus \hookrightarrow \subseteq \mathbf{s}'.Ord$$

Теперь докажем исходное утверждение. Зафиксируем пару запросов $(e, e') \in \mathbf{s}.Ord \cap (\mathbf{s}'.Evt \times \mathbf{s}'.Evt)$. Мы хотим показать, что $(e, e') \in \mathbf{s}'.Ord$. Если запросы не переупорядочиваемы, $e \not\leftrightarrow e'$, то утверждение выполняется, т.к. $(e, e') \in (\mathbf{s}.Ord \cap (\mathbf{s}'.Evt \times \mathbf{s}'.Evt)) \setminus \hookrightarrow \subseteq \mathbf{s}'.Ord$. Иначе e и e' являются запросами чтения или записи к разным локациям. Поскольку $\mathbf{s}.Ord(e, e')$, то по лемме 1 существует конечный путь по $\mathbf{s}.Ord$ -рёбрам от e к e' , что каждое ребро этого пути соединяет не переупорядочиваемые запросы.

Предположим, что на этом пути есть запрос барьера памяти e'' . Тогда из транзитивности $\mathbf{s}.Ord$ следует, что $\{(e, e''), (e'', e')\} \subseteq \mathbf{s}.Ord$. Следовательно, по ослабленной версии леммы и транзитивности $\mathbf{s}'.Ord$ следует, что $\{(e, e''), (e'', e'), (e, e')\} \subseteq \mathbf{s}'.Ord$.

Теперь предположим, что на этом пути нет запроса барьера памяти. Тогда по определению отношения \hookrightarrow следует, что все запросы на этом пути оперируют одной и той же локацией. Это противоречит $e \not\leftrightarrow e'$. \square

3.6.2 Модель ARMv8 POP и метки времени

Зафиксируем некоторую программу $Prog$ и рассмотрим её завершающийся сценарий поведения в модели ARMv8 POP:

$$Prog \vdash \mathbf{s}^0 \xrightarrow{\text{ARM}} \mathbf{s}^1 \xrightarrow{\text{ARM}} \dots \xrightarrow{\text{ARM}} \mathbf{s}^n,$$

где $\mathbf{s}^0 = \mathbf{s}^{\text{init}}$ — это начальное состояние машины; $\mathbf{s}^n = \mathbf{s}$ является финальным состоянием, т.е. в подсистеме памяти \mathbf{s} нет запросов чтения, все потоки осведомлены о всех запросах, исполнение всех экземпляров инструкций завершено, и загрузка новых экземпляров невозможна.

Для локации ℓ и множества запросов Evt мы определяем Evt_ℓ как множество всех запросов записи из Evt , целевой локацией которых является ℓ :

$$Evt_\ell \triangleq \{ \langle tid, path, wr \ell : val \rangle \in Evt \mid tid, path, val \}.$$

Поскольку не существует перехода, который удалял бы запросы записи, то $\mathbf{s}.Evt_\ell$ является множеством всех запросов записи в ℓ , которые были отправлены в подсистему памяти за весь сценарий поведения.

Зафиксируем локацию ℓ . Известно, что каждый поток осведомлён о каждом запросе $e \in \mathbf{s}.Evt_\ell$, т.к. состояние \mathbf{s} является финальным. Также известно, что два запроса записи в одну локацию не переупорядочиваемы. Как следствие, по лемме 2 верно, что $mo_\ell \triangleq \mathbf{s}.Ord \upharpoonright_{\mathbf{s}.Evt_\ell}$, где $R \upharpoonright_S \triangleq R \cap (S \times S)$, является полным порядком на запросах записи в локацию ℓ . Мы определяем отношение $mo \triangleq \bigcup_\ell mo_\ell$ как объединение множеств mo_ℓ по всем возможным локациям. Используя позиции запросов во множестве mo_ℓ , мы определяем функцию, которая по запросу записи возвращает его метку времени:

$$\text{map}_\tau(e) \triangleq \begin{cases} \text{index}(mo_\ell, e), & \text{если } e = \langle tid, path, wr \ell : val \rangle \in \mathbf{s}.Evt; \\ \perp, & \text{иначе.} \end{cases}$$

Наконец, мы показываем, что для любого состояния \mathbf{s}^i из рассмотренного сценария поведения верно, что отношение $mo \upharpoonright_{\mathbf{s}^i}.Evt \cup \mathbf{s}^i.Ord$ ациклично.

Теорема 2. $\forall i \leq n, mo \upharpoonright_{\mathbf{s}^i}.Evt \cup \mathbf{s}^i.Ord$ ациклично.

Доказательство. Очевидно, что утверждение выполняется при $i = 0$. Предположим, что существует такой индекс j , что для любого индекса $i < j$ отношение

$mo \upharpoonright_{s^i.Evt} \cup s^i.Ord$ ациклично, но отношение $mo \upharpoonright_{s^j.Evt} \cup s^j.Ord$ имеет цикл. Известно, что $mo \upharpoonright_{s^n.Evt} \cup s^n.Ord = s^n.Ord$ не имеет циклов. Тогда цикл из $mo \upharpoonright_{s^j.Evt} \cup s^j.Ord$ должен быть “удалён” на части сценария поведения $Prog \vdash s^j \xrightarrow[\text{ARM}]{*} s^n$.

С этого момента мы будем различать *Ord*- и *mo*-ребра. Мы будем называть пару запросов (e, e') *Ord-ребром*, если $(e, e') \in s^j.Ord$, и *mo-ребром*, если $(e, e') \in mo \upharpoonright_{s^j.Evt} \setminus s^j.Ord$.

Рассмотрим цикл минимальной длины в $mo \upharpoonright_{s^j.Evt} \cup s^j.Ord$. В этом цикле должно присутствовать *mo*-ребро, т.к. отношение $s^j.Ord$ ациклично. Такое *mo*-ребро (e, e') соединяет два запроса записи в локацию ℓ , и при этом $\text{map}_\tau(e) < \text{map}_\tau(e')$. Поскольку это ребро является частью цикла, то существует путь от e' к e , состоящий из *Ord*- и *mo*-рёбер. Мы можем разбить этот путь на максимальные гомогенные *mo*- и *Ord*-подпути. Покажем, что каждый *Ord*-подпуть состоит только из одного ребра.

Рассмотрим произвольный *Ord*-подпуть $\{e''_i\}_{i \in [0..k]}$. Запросы e''_0 и e''_k являются запросами записи, т.к. они связаны с другими подпутями *mo*-ребрами. По транзитивности отношения $s^j.Ord$ (лемма 1) верно $s^j.Ord(e''_0, e''_k)$, а, значит, подпуть может быть сокращён до этих двух запросов.

Таким образом, кратчайший путь от e' к e в отношении $mo \upharpoonright_{s^j.Evt} \cup s^j.Ord$ проходит только через запросы записи. Отношение $s^n.Ord$ содержит все *mo*-ребра по определению *mo*. Также оно содержит все *Ord*-ребра из кратчайшего пути по леммам 3 и 4. Из этого следует, что выбранный цикл присутствует в $s^n.Ord$, что противоречит ацикличности $s^n.Ord$. \square

3.6.3 Определение машины ARM+ τ

По сравнению с ARM-машиной состояние машины ARM+ τ обладает одной дополнительной компонентой $H : Tid \times Path \rightarrow \text{Time} \times 2^{\text{ReqSet}} \times \mathcal{V}$. Эта компонента является частичной функцией, определяемой на экземплярах инструкций записи, которые завершили своё исполнение. Каждому такому экземпляру $(tid, path)$ функция сопоставляет (i) метку времени, (ii) множество запросов записи и барьеров S в подсистеме памяти, которые гарантировано предшествуют в смысле отношения *Ord* запросу экземпляра $(tid, path)$, если такой запрос присутствует в подсистеме, и (iii) фронт сообщения в стиле обещающей модели: по локации ℓ он возвращает метку времени, которая является максимальной среди запросов записи в эту локацию из множества S . Для краткости мы определяем

времени, должно быть ациклично. При этом **tedges** определяется так:

$$\begin{aligned} \text{tedges}(Evt, H_\tau) \triangleq \\ \{(e, e') \in Evt \times Evt \mid \\ e, e' \text{ — запросы записи, } e.loc = e'.loc, H_\tau(e.tid, e.path) < H_\tau(e'.tid, e'.path)\}. \end{aligned}$$

Остальные правила не могут добавить циклов в упомянутое объединение, поэтому в них не требуется такая проверка.

Рассмотрим подробнее правило **Завершение записи**. Оно выбирает метку времени τ , которая должна быть уникальна среди запросов записи в локацию ℓ (предикат **uniq-time-loc**). Кроме того, эта метка должна быть согласована с метками времени выполненных экземпляров записи в эту локацию (предикат **coherent-thread**): τ должно быть больше, чем метки времени предшествующих экземпляров, и меньше последующих. Правило **Завершение записи** ARM-машины не отправляет запрос на запись ($im = false$), если существует следующий завершённый экземпляр записи в ту же локацию. Тем не менее, машина $ARM + \tau$ присваивает метку времени завершаемому экземпляру записи и в таком случае. При этом метка времени экземпляра, запрос которого был отправлен в подсистему памяти, имеет целочисленное значение, а метка времени экземпляра без запросов в подсистеме находится в интервале $(\tau' - 1, \tau')$, где τ' — это метка времени ближайшего последующего завершённого экземпляра записи в ту же локацию, чей запрос был отправлен (предикат **time-range**).

Если запрос на запись, который мы обозначим w , отправлен в подсистему хранения ($im = true$), и существует предшествующий экземпляр sy -барьера ($path^{sy} \neq []$), то множество запросов, которые гарантировано предшествуют w в отношении Ord (функция H_{\leq}), включает три набора запросов. Первый набор состоит из запроса предшествующего барьера $\langle tid, path^{sy}, dmb \rangle$. Второй набор включает запросы экземпляров записи, предшествующие экземпляру $path^{sy}$, $prev\text{-}Ord\text{-}req(tid, path^{sy}, tape, H)$. Третий набор является объединением множеств $H_{\leq}(e.tid, e.path)$ за каждый запрос записи e , прочитанный потоком до экземпляра $path^{sy}$:

$$\begin{aligned} prev\text{-}Ord\text{-}req(tid, path^{sy}, tape, H) \triangleq \\ \{\langle tid : path' @ \ell', val' \rangle \mid path' < path^{sy}, tape(path') = W(\text{com } _ \ell' val')\} \cup \\ \cup \{H_{\leq}(e.tid, e.path) \mid path'' < path^{sy}, tape(path'') = R(\text{sat com } e)\}. \end{aligned}$$

Почему все эти запросы гарантировано предшествуют запросу w в отношении Ord ? Во-первых, все запросы, кроме $f \triangleq \langle tid, path^{sy}, dmb \rangle$, предшествуют

f , т.к. в момент добавления f подсистема памяти добавила по Ord -ребру (e, f) за каждый запрос e , о котором был осведомлён поток. Последнее верно в силу следующих рассуждений. О каждом запросе записи e' , который был отправлен потоком до отправки f , поток естественным образом осведомлён. О каждом запросе записи e'' , который был прочитан потоком до отправки f , поток осведомлён по ограничениям подсистемы памяти. Эти ограничения гарантируют, что запрос чтения может получить ответ из запроса записи, только если о них осведомлены одни и те же потоки.

Во-вторых, когда поток отправляет запрос w , он добавляет ребро (f, w) в отношение Ord . Значит все упомянутые выше запросы также предшествуют w в отношении Ord в силу транзитивности Ord .

Новое вхождение в функцию H_{view} определяется как поточечный максимум (операция \sqcup) на фронтах $[\ell@\tau]$ и $\mathbf{viewf}(tid, path^{\text{sy}}, path^{\text{sy}}, tape, H)$, где

$$\mathbf{viewf}(tid, path^{\text{write}}, path^{\text{read}}, tape, H) \triangleq \\ \sqcup \text{com-writes-time}(tid, path^{\text{write}}, tape, H) \sqcup \sqcup \text{sat-reads-view}(path^{\text{read}}, tape, H)$$

определяет фронт запросов из вхождения H_{\leq} :

$$\text{com-writes-time}(tid, path, tape, H) \triangleq \\ \{[\ell@\tau] \mid path' < path, tape(path') = W(\text{com } _ \ell _), \tau = H_{\tau}(tid, path')\} \cup \\ \{[\ell@\tau] \mid tid', path', path'' < path, \tau = H_{\tau}(tid', path') \neq \perp, \\ tape(path'') = R(\text{sat sat-state } \langle tid', path', \text{wr } \ell : _ \rangle), \text{sat-state} \neq \text{inflight}\}.$$

$$\text{sat-reads-view}(path, tape, H) \triangleq \\ \{H_{\text{view}}(tid', path') \neq \perp \mid \exists \ell, tid', path', path'' < path, \\ tape(path'') = R(\text{sat sat-state } \langle tid', path', \text{wr } \ell : _ \rangle), \text{sat-state} \neq \text{inflight}\}.$$

3.6.4 Симуляция модели ARMv8 POP

Как было описано в предыдущем разделе, переходы машины ARM+ τ являются переходами ARM-машины с дополнительными ограничениями, что потенциально может означать уменьшение допускаемых сценариев поведения. Поскольку это бы означало, что мы не смогли бы использовать ARM+ τ как промежуточную машину в доказательстве корректности компиляции, то нужно показать, что все сценарии поведения ARMv8 POP также являются сценариями поведения ARM+ τ с точностью до компоненты состояния H .

Теорема 3. Пусть набор состояний $\{\mathbf{s}^i\}_{i \in [0..n]}$ является исполнением программы $Prog$ в ARM-машине. Тогда существует такой набор $\{H^i\}_{i \in [0..n]}$, что $\{\langle \mathbf{s}^i, H^i \rangle\}_{i \in [0..n]}$ является исполнением программы $Prog$ в ARM+ τ -машине.

$$\begin{aligned} \forall Prog, \{\mathbf{s}^i\}_{i \in [0..n]}. \mathbf{s}^0 = \mathbf{s}^{init} \wedge \mathbf{Final}^{ARM}(\mathbf{s}^n, Prog) \wedge \\ Prog \vdash \mathbf{s}^0 \xrightarrow{ARM} \dots \xrightarrow{ARM} \mathbf{s}^n \Rightarrow \exists \{H^i\}_{i \in [0..n]}. H^0 = \mathbf{a}^{init}.H \wedge \\ Prog \vdash \langle \mathbf{s}^0, H^0 \rangle \xrightarrow{ARM+\tau} \dots \xrightarrow{ARM+\tau} \langle \mathbf{s}^n, H^n \rangle. \end{aligned}$$

Доказательство. В разделе 3.6.2 было показано, как по финальному состоянию в сценарии поведения ARMv8 POP построить отношение mo и функцию $\text{map}_\tau : req \rightarrow \tau$. Здесь мы также строим их по состоянию \mathbf{s}^n , но с небольшим изменением: мы предполагаем, что функция map_τ задана на экземплярах инструкций, т.е. на множестве $Tid \times Path$, а не на запросах. Это изменение имеет только стилистический характер, т.к. по запросу однозначно восстанавливается идентификатор экземпляра инструкции, кроме случая инициализирующих запросов.

Мы конструируем множество $\{H^i\}_{i \in [0..n]}$ индуктивно. Начальная компонента H^0 равна $\mathbf{a}^{init}.H$. Также мы используем следующий инвариант для состояний сценария поведения ARM+ τ :

$$\begin{aligned} \text{inv}(\mathbf{s}, H) \triangleq \forall tid, path. \\ (\mathbf{s}.tapef(tid, path) = \mathbf{W}(\text{com } true _ _) \Rightarrow H_\tau(tid, path) = \text{map}_\tau(tid, path)) \vee \\ (\mathbf{s}.tapef(tid, path) \neq \mathbf{W}(\text{com } _ _ _) \Rightarrow H_\tau(tid, path) = \perp). \end{aligned}$$

Инвариант утверждает, что метки времени, полученные в ходе исполнения в ARM+ τ , соответствуют функции map_τ . Предположим, что мы сконструировали i первых состояний сценария поведения ARM+ τ , и инвариант выполняется на них. Докажем индукционный переход, рассмотрев различные варианты шага $Prog \vdash \mathbf{s}^i \xrightarrow{ARM} \mathbf{s}^{i+1}$.

Уведомление потока. Выберем H^{i+1} равным H^i . Тогда утверждение $\text{inv}(\mathbf{s}^{i+1}, H^{i+1})$ выполняется, т.к. выполняется $\text{inv}(\mathbf{s}^i, H^i)$ и $\mathbf{s}^{i+1}.tapef = \mathbf{s}^i.tapef$. В разделе 3.6.2 было доказано, что для любого $j \in [0..n]$ отношение $mo \upharpoonright_{\mathbf{s}^j.Evt} \cup \mathbf{s}^j.Ord$ ациклично. Утверждение $\text{inv}(\mathbf{s}^{i+1}, H^{i+1})$ гарантирует, что функция $mo \upharpoonright_{\mathbf{s}^{i+1}.Evt}$ равна $\text{tedges}(\mathbf{s}^{i+1}.Evt, H_\tau^{i+1})$. Тогда отношение $\mathbf{s}^{i+1}.Ord \cup \text{tedges}(\mathbf{s}^{i+1}.Evt, H_\tau^{i+1})$ ациклично. Таким образом, все дополнительные ограничения правила **Уведомление потока** машины ARM+ τ выполнены, и она может совершить соответствующий переход.

Завершение записи $tid\ path$. Нам нужно рассмотреть два случая.

Если соответствующий запрос записи отправлен в подсистему памяти, то мы выбираем ему метку времени τ , которая является параметром перехода в машине $ARM+\tau$ равна $\text{map}_\tau(tid, path)$. Мы выбираем H^{i+1} в соответствии с определением этой компоненты в правиле **Завершение записи** машины $ARM+\tau$. Инвариант, очевидно, выполняется по определению. По определению функции map_τ метка времени τ уникальна среди запросов записи в соответствующую локацию. Ацикличность отношения $s^{i+1}.Ord \cup \text{tedges}(s^{i+1}.Evt, H_\tau^{i+1})$ следует из тех же рассуждений, что и в предыдущем случае. Из этого, в свою очередь, следует, что τ больше всех остальных меток времени запросов записи в ту же локацию среди тех, что были отправлены тем же потоком в подсистему памяти. Метка τ также больше всех меток времени предшествующих завершённым экземпляров записи в ту же локацию, которые не отправляли запросы, как следствие принципа выбора метки времени. В плёнке потока нет последующих завершённых записей в ту же локацию, т.к. запрос был отправлен, следовательно метка времени τ корректна относительно других записей потока. Если запрос записи не был отправлен, то $\text{map}_\tau(tid, path) = \perp$. Известно, что существует последующий экземпляр записи в ту же локацию с меткой времени τ' , который отправил запрос в подсистему памяти. Мы выбираем метку времени τ из интервала $(\tau' - 1, \tau)$ так, чтобы она была корректна относительно требований перехода машины $ARM+\tau$. Мы выбираем H^{i+1} в соответствии с переходом **Завершение записи** машины $ARM+\tau$. При этом инвариант, очевидно, сохраняется.

Другие переходы. Мы выбираем компоненту H^{i+1} равной H^i . Поскольку в остальных правилах машины $ARM+\tau$ нет дополнительных ограничений, то машина может сделать соответствующий переход, и при этом инвариант сохранится. \square

3.6.5 Фронты машины $ARM+\tau$

В разделе 3.2.1 была рассмотрена программа MP-SY-LD. В ней использование барьеров памяти позволяет запретить слабый сценарий поведения. Для таких целей в обещающей модели используются фронты. Для того, чтобы показать,

что обещающая машина может симулировать машину $ARM+\tau$, вводится аналог фронтов для $ARM+\tau$.

Введём фронт $view_{ARM}$ — аналог базового фронта обещающей машины:

$$\begin{aligned} view_{ARM}(\mathbf{a}, tid, path) \triangleq \\ \sqcup com\text{-writes}\text{-time}(tid, path, \mathbf{a}.tapef(tid), \mathbf{a}.H_\tau) \sqcup \\ \sqcup sat\text{-reads}\text{-view}(lastCF(tape, path), \mathbf{a}.tapef(tid), \mathbf{a}.H_{view}). \end{aligned}$$

В отличие от $view_{cur}$, который определяется в целом для потока, фронт $view_{ARM}$ дополнительно параметризован путём $path$ из тех же соображений, что и состояние переменных в ARMv8 POP параметризовано путём: машина $ARM+\tau$ может исполнять экземпляры не по порядку, поэтому разные экземпляры могут иметь разные ограничения, связанные с метками времени. Определение фронта $view_{ARM}$ похоже на определение компоненты H_{view} в правиле **Завершение записи**: этот фронт является композицией одинарных фронтов $[\ell@\tau]$, где ℓ и τ — параметры завершённого экземпляра записи, который предшествует $path$, со значениями H_{view} , связанными с запросами записи, которые прочитаны потоком до последнего выполненного барьера $lastCF(tape, path)$, предшествующего $path$. При этом учитываются и `ld`, и `sy` барьеры, так как они оба могут быть использованы как результат компиляции приобретающего барьера в обещающей модели.

С помощью определения $view_{ARM}$ нужные ограничения задаются следующим образом. Если экземпляр чтения $(tid, path)$ получил ответ от завершённого экземпляра записи, то метка времени этой записи не меньше соответствующего значения $view_{ARM}$ для пути $path$. Мы не ограничиваем чтения, которые получили ответ от ещё не завершённой записи, так как такие записи не обладают метками времени. Аналогично, каждый завершённый экземпляр записи имеет метку времени, превосходящую соответствующее значение $view_{ARM}$. Упомянутые ограничения формулируются в виде следующей теоремы.

Теорема 4. Пусть состояние $ARM+\tau$ -машины \mathbf{a} достижимо из начального. Тогда метка времени завершённого экземпляра записи в локацию ℓ не меньше, чем значение фронта $view_{ARM}$ по этой локации для экземпляра чтения, прочитавшего из этой записи. Кроме того, метка времени завершённого экземпляра записи больше,

чем значение фронта view_{ARM} для самого экземпляра записи.

$$\begin{aligned} \forall \text{Prog}, \mathbf{a}, \text{tid}, \text{tape} = \mathbf{a.tapef}(\text{tid}), \text{path}. \text{Prog} \vdash \mathbf{a}^{\text{init}} \xrightarrow[\text{ARM}+\tau]^* \mathbf{a} \Rightarrow \\ (\forall e. \text{tape}(\text{path}) = \mathbf{R}(\text{sat } _ e) \wedge \mathbf{a.tapef}(e.\text{tid}, e.\text{path}) \text{ завершен} \Rightarrow \\ \mathbf{a.H}_\tau(e.\text{tid}, e.\text{path}) \geq \text{view}_{\text{ARM}}(\mathbf{a}, \text{tid}, \text{path}, e.\ell)) \wedge \\ (\forall \ell. \text{tape}(\text{path}) = \mathbf{W}(\text{com } _ \ell _) \Rightarrow \mathbf{a.H}_\tau(\text{tid}, \text{path}) > \text{view}_{\text{ARM}}(\mathbf{a}, \text{tid}, \text{path}, \ell)). \end{aligned}$$

Доказательство. Утверждение доказывается с помощью индукции по сценарию поведения $\text{Prog} \vdash \mathbf{a}^{\text{init}} \xrightarrow[\text{ARM}+\tau]^* \mathbf{a}$. □

3.7 Доказательство корректности компиляции

В этом разделе доказывается основная теорема главы, представленная в разделе 3.3.

Теорема 1. Для любой программы Prog и её сценария поведения в модели ARMv8 POP, $\text{Prog} \vdash \mathbf{s}^{\text{init}} \xrightarrow[\text{ARM}]^* \mathbf{s}$, где \mathbf{s} — финальное состояние, $\text{Final}^{\text{ARM}}(\mathbf{s}, \text{Prog})$, существует сценарий поведения этой программы в обещающей модели, $\text{Prog} \vdash \mathbf{p}^{\text{init}} \xrightarrow[\text{Promise}]^* \mathbf{p}$, где \mathbf{p} — финальное состояние $\text{Final}^{\text{Promise}}(\mathbf{p}, \text{Prog})$; при этом состояния памяти в \mathbf{s} и \mathbf{p} совпадают, $\text{same-memory}(\mathbf{s}, \mathbf{p})$.

Доказательство. Зафиксируем программу Prog . Используя теорему 3, мы меняем утверждение, которое нужно доказать, на симуляцию обещающей машиной машины ARM+ τ :

$$\begin{aligned} \forall \mathbf{a}. \text{Prog} \vdash \mathbf{a}^{\text{init}} \xrightarrow[\text{ARM}+\tau]^* \mathbf{a} \wedge \text{Final}^{\text{ARM}+\tau}(\mathbf{a}, \text{Prog}) \Rightarrow \\ \exists \mathbf{p}. \text{Prog} \vdash \mathbf{p}^{\text{init}} \xrightarrow[\text{Promise}]^* \mathbf{p} \wedge \text{Final}^{\text{Promise}}(\mathbf{p}, \text{Prog}) \wedge \text{same-memory}(\mathbf{a}, \mathbf{p}). \end{aligned}$$

Для того, чтобы доказать это утверждение, введём набор отношений, связывающих состояния машин. Эти отношения в дальнейшем войдут в отношение симуляции.

Следуя представлению обещающей машины в [23], добавим в состояние каждого потока обещающей машины указатель на следующий к исполнению экземпляр инструкции, который будем обозначать $\mathbf{p.TS}(\text{tid}).\text{path}$, и функцию состояния локальных переменных $\mathbf{p.TS}(\text{tid}).\text{st}$. В представлении из раздела 3.5 эти части состояния скрыты помеченной системой переходов.

Отношение $\mathcal{I}_{\text{prefix}}$ устанавливает, что все экземпляры инструкций, выполненные обещающей машиной, завершены машиной ARM+ τ :

$$\mathcal{I}_{\text{prefix}}(\mathbf{a}, \mathbf{p}) \triangleq \forall \text{tid}, \text{path}' < \mathbf{p.TS}(\text{tid}).\text{path}. (\mathbf{a.tapef}(\text{tid}, \text{path}') \text{ завершенно}).$$

Следующие отношения связывают память обещающей машины с подсистемой памяти ARM+ τ . Отношение $\mathcal{I}_{\text{mem1}}$ утверждает, что для каждого завершённого экземпляра записи в ARM+ τ существует сообщение в памяти обещающей машины с теми же локацией, значением и меткой времени, кроме того фронт сообщения не больше, чем соответствующий фронт запроса в ARM+ τ . При этом, если путь экземпляра записи меньше, чем указатель обещающей машины, то сообщение было обещано, и обещание выполнено, иначе — только обещано:

$$\begin{aligned} \mathcal{I}_{\text{mem1}}(\mathbf{a}, \mathbf{p}) &\triangleq \forall tid, \ell, val, \tau, view', path. \\ \mathbf{W}(\text{com } _ \ell val) = \mathbf{a}.tapef(tid, path) \wedge \langle \tau, _, view' \rangle = \mathbf{a}.H(tid, path) &\Rightarrow \\ \exists view \leq view'. & \\ (path \geq \mathbf{p}.TS(tid).path \Rightarrow \langle \ell : val@_{\tau, view} \rangle \in \mathbf{p}.TS(tid).promises) \wedge & \\ (path < \mathbf{p}.TS(tid).path \Rightarrow & \\ \langle \ell : val@_{\tau, view} \rangle \in \mathbf{p}.M \setminus \bigcup_{tid} \mathbf{p}.TS(tid).promises). & \end{aligned}$$

Отношение $\mathcal{I}_{\text{mem2}}$ связывает памяти машин в обратном направлении: для каждого сообщения из памяти обещающей машины в плёнке ARM+ τ есть соответствующий завершённый экземпляр записи:

$$\begin{aligned} \mathcal{I}_{\text{mem2}}(\mathbf{a}, \mathbf{p}) &\triangleq \forall \langle \ell : val@_{\tau, view} \rangle \in \mathbf{p}.M. \tau \neq \mathbf{0} \Rightarrow \exists tid, path, view' \geq view. \\ \mathbf{W}(\text{com } _ \ell val) = \mathbf{a}.tapef(tid, path) \wedge \mathbf{a}.H(tid, path) &= \langle \tau, _, view' \rangle. \end{aligned}$$

Отношение $\mathcal{I}_{\text{mem3}}$ связывает инициализирующие записи:

$$\mathcal{I}_{\text{mem3}}(\mathbf{a}, \mathbf{p}) \triangleq \forall \ell. \langle 0_{tid}, [], wr \ell : 0 \rangle \in \mathbf{a}.M_{\text{POP}} \wedge \langle \ell : 0@_{\mathbf{0}}, \lambda \ell. \mathbf{0} \rangle \in \mathbf{p}.M.$$

Отношение $\mathcal{I}_{\text{view}}$ утверждает, что фронты обещающей машины ограничены комбинацией фронтов, связанных с завершёнными экземплярами чтений и записей машины ARM+ τ . Для приобретающего фронта считаются все экземпляры записи и чтения, путь которых меньше $path$. Для базового фронта считаются все экземпляры записи, путь которых меньше $path$, и чтения, путь которых меньше последнего завершённого экземпляра ld барьера ($\text{last}_{ld}(tape, path)$). Для высвобождающего фронта учитываются все экземпляры записи вплоть до последнего завершённого экземпляра sy барьера ($\text{last}_{sy}(tape, path)$) и все экземпляры чтения до завершённого экземпляра ld барьера, предшествующего этому sy барьеру

$(\text{last1dsy}(tape, path))$.

$$\begin{aligned} \mathcal{I}_{\text{view}}(\mathbf{a}, \mathbf{p}) &\triangleq \forall tid, tape = \mathbf{a}.tapef(tid), path = \mathbf{p}.TS(tid).path. \\ &\quad \underline{\text{let}}\ path^{1d}, path^{sy} \triangleq \text{last1d}(tape, path), \text{lastsy}(tape, path) \underline{\text{in}} \\ &\quad \underline{\text{let}}\ path^{1dsy} \triangleq \text{last1dsy}(tape, path) \underline{\text{in}} \\ &\quad (\mathbf{p}.TS(tid).view_{\text{acq}} \leq \bigsqcup \mathbf{viewf}(tid, path, path, tape, \mathbf{a}.H)) \wedge \\ &\quad (\mathbf{p}.TS(tid).view_{\text{cur}} \leq \bigsqcup \mathbf{viewf}(tid, path^{1d}, path, tape, \mathbf{a}.H)) \wedge \\ &\quad (\mathbf{p}.TS(tid).view_{\text{rel}} \leq \bigsqcup \mathbf{viewf}(tid, path^{1dsy}, path^{sy}, tape, \mathbf{a}.H)). \end{aligned}$$

Отношение $\mathcal{I}_{\text{state}}$ связывает состояние локальных переменных в потоке обещающей машины со значением функции состояния машины ARM+τ:

$$\begin{aligned} \mathcal{I}_{\text{state}}(\mathbf{a}, \mathbf{p}) &\triangleq \forall tid, regf = \text{regf}_{\text{com}}(\text{Prog}(tid), \mathbf{a}.tapef(tid), \mathbf{p}.TS(tid).path). \\ &\quad \forall reg, \mathbf{p}.TS(tid).st(reg) = regf(reg). \end{aligned}$$

Отношение $\mathcal{I}_{\text{com-sy}}$ утверждает, что все экземпляры sy барьера, которые предшествуют завершённой записи, выполнены обещающей машиной:

$$\begin{aligned} \mathcal{I}_{\text{com-sy}}(\mathbf{a}, \mathbf{p}) &\triangleq \forall tid, tape = \mathbf{a}.tapef(tid), \\ &\quad path_{\text{write}} = \text{last-write-com}(tape), path_{\text{sy}} < path_{\text{write}}. \\ &\quad tape(path_{\text{sy}}) = F_{\text{sy}} \Rightarrow path_{\text{sy}} < \mathbf{p}.TS(tid).path, \end{aligned}$$

где $\text{last-write-com}(tape)$ — это путь последнего завершённого потоком экземпляра записи. Данное отношение нужно для доказательства сертифицируемости шагов обещающей машины, участвующих в симуляции.

Отношение $\mathcal{I}_{\text{reach}}$ показывает, что состояния машин достижимы из начального:

$$\mathcal{I}_{\text{reach}}(\mathbf{a}, \mathbf{p}) \triangleq \text{Prog} \vdash \mathbf{a}^{\text{init}} \xrightarrow[\text{ARM}]{}^* \mathbf{a} \wedge \text{Prog} \vdash \mathbf{p}^{\text{init}} \xrightarrow[\text{Promise}]{}^* \mathbf{p}.$$

Отношение $\mathcal{I}_{\text{base}}$ комбинирует вышеупомянутые отношения:

$$\mathcal{I}_{\text{base}} \triangleq \mathcal{I}_{\text{prefix}} \cap \mathcal{I}_{\text{mem1}} \cap \mathcal{I}_{\text{mem2}} \cap \mathcal{I}_{\text{mem3}} \cap \mathcal{I}_{\text{view}} \cap \mathcal{I}_{\text{state}} \cap \mathcal{I}_{\text{com-sy}} \cap \mathcal{I}_{\text{reach}}.$$

При симуляции в каждый момент верно одно из двух: либо обещающая машина ожидает, что машина ARM+τ завершит исполнение экземпляра инструкции, либо указатель одного (и только одного) из потоков обещающей машины указывает на завершённый экземпляр инструкции. Последнее означает, что обещающая машина должна сделать шаг, соответствующий этому экземпляру. Для того,

чтобы задать оба возможных варианта, мы используем вспомогательный предикат:

$$\mathcal{I}_{\text{Promise is up to ARM}}^{tid}(\mathbf{a}, \mathbf{p}) \triangleq \underline{\text{let}} \text{ tape}, \text{ path} \triangleq \mathbf{a}.\text{tape}f(\text{tid}), \mathbf{p}.\mathcal{TS}(\text{tid}).\text{path} \text{ in } \text{tape}(\text{path}) = \perp \vee \text{tape}(\text{path}) \text{ не завершен.}$$

С его помощью случай, когда обещающая машина ожидает, выражается предикатом $\mathcal{I}_{\text{Promise is up to ARM}}$, а случай, когда обещающая машина должна сделать шаг — предикатом $\mathcal{I}_{\text{Promise isn't up to ARM}}$:

$$\begin{aligned} \mathcal{I}_{\text{Promise is up to ARM}}(\mathbf{a}, \mathbf{p}) &\triangleq \forall \text{ tid. } \mathcal{I}_{\text{Promise is up to ARM}}^{tid}(\mathbf{a}, \mathbf{p}). \\ \mathcal{I}_{\text{Promise isn't up to ARM}}(\mathbf{a}, \mathbf{p}) &\triangleq \exists! \text{ tid. } \neg \mathcal{I}_{\text{Promise is up to ARM}}^{tid}(\mathbf{a}, \mathbf{p}). \end{aligned}$$

Данные предикаты используются для определения двух отношений симуляции:

$$\mathcal{I}_{\text{pre}} \triangleq \mathcal{I}_{\text{base}} \cap \mathcal{I}_{\text{Promise isn't up to ARM}} \quad \mathcal{I} \triangleq \mathcal{I}_{\text{base}} \cap \mathcal{I}_{\text{Promise is up to ARM}}$$

Если состояния машин связаны отношением \mathcal{I}_{pre} , то существует поток обещающей машины, который может сделать переход. После этого перехода состояния машин снова связаны отношением \mathcal{I}_{pre} , и тот же поток может сделать ещё один шаг, или состояния связаны отношением \mathcal{I} , и все потоки обещающей машины ждут. Это утверждение сформулировано в лемме 5.

Лемма 5. $\forall(\mathbf{a}, \mathbf{p}) \in \mathcal{I}_{\text{pre}}. \exists \mathbf{p}'. \text{Prog} \vdash \mathbf{p} \xrightarrow[\text{Promise}]{} \mathbf{p}' \wedge (\mathbf{a}, \mathbf{p}') \in \mathcal{I}_{\text{pre}} \cup \mathcal{I}.$

Доказательство леммы 5 приведено в приложении В.

Как следствие того, что в каждом корректном состоянии машины ARM+τ существует лишь конечное число завершённых экземпляров инструкций, можно показать, что обещающая машина может за конечное число шагов “нагнать” ARM+τ (лемма 6).

Лемма 6. $\forall(\mathbf{a}, \mathbf{p}) \in \mathcal{I}_{\text{pre}}. \exists \mathbf{p}'. \text{Prog} \vdash \mathbf{p} \xrightarrow[\text{Promise}]{}^* \mathbf{p}' \wedge (\mathbf{a}, \mathbf{p}') \in \mathcal{I}.$

Доказательство. Зафиксируем \mathbf{a} и \mathbf{p} . Из того, что $(\mathbf{a}, \mathbf{p}) \in \mathcal{I}_{\text{pre}}$, следует $\mathcal{I}_{\text{Promise isn't up to ARM}}(\mathbf{a}, \mathbf{p})$. Т.о. известно, что существует единственный поток tid , его плёнка $\text{tape} = \mathbf{a}.\text{tape}f(\text{tid})$ и путь $\text{path} = \mathbf{p}.\mathcal{TS}(\text{tid}).\text{path}$, что исполнение экземпляра $\text{tape}(\text{path})$ завершено. Зафиксируем $\text{tid}, \text{tape}, \text{path}, \text{cmds} = \text{Prog}(\text{tid})$.

Из того, что $\text{tape}(\text{path})$ завершён, следует, что существует конечный набор $\{\text{path}_i\}_{i \in [0, n]}$ такой, что:

- $\forall i, \text{tape}(\text{path}_i)$ завершено;

- $\forall i < n, path_{i+1} \in \text{next-path}(path_i, cmds)$;
- $\forall path' \in \text{next-path}(tape, cmds), tape(path') = \perp \vee tape(path')$ не завершено.

Здесь $\text{next-path}(path_i, cmds)$ является функцией, которая по пути экземпляра инструкции восстанавливает путь до непосредственно следующего за ним экземпляра (см. формальное определение функции в приложении Б).

Далее лемма доказывается индукцией по n с помощью леммы 5. \square

Предположим, что состояния обещающей и ARM+ τ машин связаны отношением \mathcal{I} . Для такой ситуации мы показываем, что машина ARM+ τ может сделать шаг. Если этот шаг имеет тип **Завершение записи**, то обещающая машина может пообещать соответствующее сообщение, и новые состояния машин будут связаны отношением $\mathcal{I}_{\text{pre}} \cup \mathcal{I}$. Если это другой шаг, то обещающая машина не делает своего ответного шага, но состояния машин опять же связаны отношением $\mathcal{I}_{\text{pre}} \cup \mathcal{I}$.

Лемма 7. $\forall (\mathbf{a}, \mathbf{p}) \in \mathcal{I}$.

$$(\forall \mathbf{a}'. Prog \vdash \mathbf{a} \xrightarrow[ARM+\tau]{\neg \text{Write commit}} \mathbf{a}' \Rightarrow (\mathbf{a}', \mathbf{p}) \in \mathcal{I}_{\text{pre}} \cup \mathcal{I}) \wedge$$

$$(\forall \mathbf{a}'. Prog \vdash \mathbf{a} \xrightarrow[ARM+\tau]{\text{Write commit}} \mathbf{a}' \Rightarrow \exists \mathbf{p}'. Prog \vdash \mathbf{p} \xrightarrow[\text{Promise}]{\text{Promise write}} \mathbf{p}' \wedge (\mathbf{a}', \mathbf{p}') \in \mathcal{I}_{\text{pre}} \cup \mathcal{I}).$$

Доказательство леммы 7 приведено в приложении В.

Основная лемма симуляции непосредственно следует из лемм 5, 6 и 7.

Лемма 8. Пусть состояние ARM+ τ -машины \mathbf{a} и обещающей машины \mathbf{p} связаны отношением \mathcal{I} , а состояние \mathbf{a}' достижимо за один шаг из \mathbf{a} . Тогда существует такое состояние \mathbf{p}' , достижимое из \mathbf{p} , что \mathbf{a}' и \mathbf{p}' также связаны отношением \mathcal{I} .

$$\forall (\mathbf{a}, \mathbf{p}) \in \mathcal{I}, \mathbf{a}. \mathbf{a} \xrightarrow[ARM+\tau]{} \mathbf{a}' \Rightarrow \exists \mathbf{p}'. Prog \vdash \mathbf{p} \xrightarrow[\text{Promise}]{}^* \mathbf{p}' \wedge (\mathbf{a}', \mathbf{p}') \in \mathcal{I}.$$

Вернёмся к доказательству теоремы 1. Она доказывается индукцией по длине сценария поведения с помощью леммы 8. Часть утверждения теоремы о том, что конечные состояния памяти совпадают, напрямую следует из отношений $\mathcal{I}_{\text{mem1}}$ и $\mathcal{I}_{\text{mem2}}$. Единственное, что осталось доказать, что состояние \mathbf{p} является финальным состоянием обещающей машины ($\text{Final}^{\text{Promise}}(\mathbf{p}, Prog)$).

Обещающая машина не может сделать нового перехода, т.к. это бы означало, что машина ARM+ τ может загрузить новый экземпляр инструкции, а это противоречило бы $\text{Final}^{ARM+\tau}(\mathbf{a}, Prog)$. Кроме того, все сообщения из состояния \mathbf{p} были обещаны и выполнены, потому что выполняется $\mathcal{I}_{\text{mem1}}(\mathbf{a}, \mathbf{p})$ и $\mathcal{I}_{\text{mem2}}(\mathbf{a}, \mathbf{p})$. \square

3.8 Выводы

В главе представлено доказательство корректности компиляции из обещающей модели памяти в модель памяти ARMv8 POP. Это доказательство является важным аргументом в пользу использования обещающей модели как замены существующих моделей памяти промышленных языков программирования. Само доказательство представляет научный интерес, т.к. использованные ранее схемы доказательства для случая моделей x86 и Power не применимы к ARMv8 POP.

В доказательстве рассмотрено подмножество обещающей модели памяти, в которое входят ослабленные обращения к памяти и высвобождающие и приобретающие барьеры. Тем не менее, доказательство может быть расширено и для других конструкций обещающей модели.

Глава 4. Корректность компиляции из обещающей модели в аксиоматическую модель ARMv8.3

В этой главе описывается доказательство корректности эффективной схемы компиляции из подмножества обещающей модели памяти [11] в аксиоматическую модель памяти ARMv8.3 POP [10]. Рассмотренное подмножество обещающей модели состоит из ослабленных обращений к памяти, высвобождающего и приобретающего барьеров памяти без сертификации.

Как было описано в разделе 3.1, доказательство корректности компиляции из обещающей модели памяти является важной задачей. В главе 3 было рассмотрено доказательство для модели ARMv8 POP [9], однако задача для архитектуры ARM оказалась не полностью закрыта — в апреле 2017 года была предложена новая модель памяти ARMv8.3 [10, 109] и потребовалось новое доказательство. Также как и в случае с моделью ARMv8 POP, схема доказательства корректности компиляции, использованная в [11] для моделей x86 и Power, не подходит для модели ARMv8.3. Дело в том, что для использования этой схемы нужно, чтобы модель была представлена в виде оптимизаций над более строгой моделью, и все результаты сценариев поведения в этой более строгой модели должны быть получены также и в обещающей модели, при этом механизм обещаний не должен быть использован. Данное утверждение для модели ARMv8.3 не является истинным. Чтобы убедиться в этом, рассмотрим такую программу:

$$\begin{array}{l} a := [x]; //1 \\ \mathbf{if} \ a = 1 \ \mathbf{then} \\ \quad b := [y] //0 \end{array} \parallel \begin{array}{l} [y] := 1; \\ \mathbf{fence}(sy); \\ [x] := 1 \end{array}$$

Между инструкциями чтения в левом потоке имеется зависимость по управлению, а в правом потоке находится барьер памяти, запрещающий неупорядоченное исполнение записей. В рамках модели памяти ARMv8.3 возможен сценарий программы с результатом $a = 1$ и $b = 0$. Следует отметить, что в обоих потоках инструкции не могут быть переставлены. Модель ARMv8.3 является аксиоматической, и это существенно отличает ее от модели ARMv8 POP [9]. Следовательно, невозможно простым способом задать симуляцию модели ARMv8.3 обещающей моделью. Преодолевая это ограничение, автор диссертационного исследования разработал специальный способ обхода графа модели ARMv8.3 (раздел 4.3),




Рис. 29. Сценарий поведения программы MP-sy-ld, запрещённый в модели ARMv8.3

представленный в виде операционной семантики. Этот обход используется при доказательстве симуляции (раздел 4.5).

4.1 Модель ARMv8.3

Модель ARMv8.3 [10] является аксиоматической и представляет семантику программы в виде набора графов, где каждый граф соответствует определённому запуску программы. Как и в модели C/C++11 [4] она использует отношения po , “читает из” rfe , порядка памяти mo . Кроме того, используется производное отношение “читает ранее” rb (reads before):

$$rb \triangleq rfe^{-1}; mo,$$

связывающее событие чтения a с событием записи b , которое mo -следует за записью, из которой читает a . Композиция отношений ‘;’ задаётся следующим образом:

$$A; B \triangleq \{ \langle a, b \rangle \mid \exists c. \langle a, c \rangle \in A \wedge \langle c, b \rangle \in B \}.$$

Добавление в программу MP барьеров памяти, как и в случае с моделью ARMv8 ROP, делает невозможным результат $[a = 1, b = 0]$ (см. рис. 29):

$$\begin{array}{l} [x] := 1; \\ \mathbf{fence}(\mathbf{sy}); \\ [y] := 1; \end{array} \parallel \begin{array}{l} a := [y]; //1 \\ \mathbf{fence}(\mathbf{ld}); \\ b := [x]; //0 \end{array} \quad (\text{MP-sy-ld})$$

В данном графе опущены инициализирующие записи и добавлено отношение барьеров bob (barrier-ordered-before), которое задаётся так:

$$bob \triangleq po; [F(\mathbf{sy})] \cup [F(\mathbf{sy})]; po \cup [R]; po; [F(\mathbf{ld})] \cup [F(\mathbf{ld})]; po,$$

где $[A] \triangleq \{(a, a) \mid a \in A\}$. Также в графе заменены ребра отношений rf и rb на rfe и rbe , где e (external) означает, что отношение связывает только события, принадлежащие разным потокам. В представленном графе имеется цикл: bob , rfe , rbe , и это противоречит одной из аксиом, используемой в модели ARMv8.3 для задания ARM-согласованного сценария поведения. Следовательно, данный граф не является ARM-согласованным, и результат $[a = 1, b = 0]$ запрещен для программы MP-sy-ld. Ниже представлено формальное определение сценария поведения в модели ARMv8.3 [10].

Определение 5. *Сценарий поведения* G является графом, включающий следующие компоненты.

1. Конечное множество *событий* $E \subseteq \mathbb{N}$, которое включает начальные события $E_0 = \{a_0^x \mid x \in Loc\}$. Для обозначения событий используются символы a, b, \dots
2. Функция tid , возвращающая по событию из E номер потока, создавшего это событие; любое начальное событие считается относящимся к потоку с номером 0, $tid(a_0^x) = 0$.
3. Функция lab , присваивающая каждому событию из E *метку*; метки могут обозначать следующие операции:
 - *чтение*, $R(x, v)$, где $x \in Loc$ — это *локация*, из которой событие читает значение $v \in Val$;
 - *запись*, $W(x, v)$, где $x \in Loc$ — это *локация*, в которую событие записывает значение $v \in Val$;
 - *барьер памяти*, $F(o)$, где $o \in \{ld, sy\}$ — это *тип барьера*, причём sy -барьеры более строгие, чем ld , $ld \sqsubset sy$.

Каждое начальное событие является инициализирующей записью в определённую локацию:

$$\forall a_0^x \in E_0. lab(a_0^x) = W(x, 0).$$

Функция lab определяет следующие частичные функции, которые по событию возвращают:

- typ — тип события (R, W или F);
- mod — тип барьера;
- loc — целевую локацию;
- val_r — прочитанное значение;

– val_w — записанное значение.

Далее мы будем использовать символы R, W и F в том числе и для обозначения соответствующих множеств событий, например, R — для обозначения множества $\{e \in E \mid \text{typ}(e) = R\}$.

4. Строгий частичный порядок на событиях $p_o \subseteq E \times E$, называемый *программным порядком*; он является объединением непересекающихся множеств $\{p_{o_i}\}_{i \in \{0\} \cup \text{Tid}}$, где $p_{o_0} = E_0 \times (E \setminus E_0)$, и для каждого потока $i \in \text{Tid}$ отношение p_{o_i} является полным порядком на множестве его событий $\{a \in E \mid \text{tid}(a) = i\}$.
5. Отношения $\text{data}, \text{ctrl}, \text{addr} \subseteq p_o \setminus p_{o_0}$, удовлетворяющие следующим ограничениям:
 - $\text{data} \subseteq R \times W$;
 - $\text{addr} \subseteq R \times (R \cup W)$;
 - $\text{ctrl}; p_o \subseteq \text{ctrl}$.

Они позволяют задавать зависимости по данным, по потоку управления и по целевому адресу инструкции соответственно.

6. Отношение $\text{rf} \subseteq [W]; =_{\text{loc}}; [R]$, удовлетворяющее следующим ограничениям: (i) $\text{val}_w(a) = \text{val}_r(b)$ для любой пары $\langle a, b \rangle \in \text{rf}$; (ii) $a_1 = a_2$, если $\langle a_1, b \rangle, \langle a_2, b \rangle \in \text{rf}$; также вводится функция rf^{-1} , которая определена на области отображения rf , $\text{codom}(\text{rf})$, и для любого a из $\text{codom}(\text{rf})$ верно следующее: $\langle \text{rf}^{-1}(a), a \rangle \in \text{rf}$.
7. Строгий частичный порядок mo на элементах W , являющийся объединением отношений $\{\text{mo}_x\}_{x \in \text{Loc}}$, где mo_x — это полный порядок на элементах $W_x = \{e \in W \mid \text{loc}(e) = x\}$.

С помощью суффиксов i и e обозначаются подмножества отношений, которые связывают события одного и разных потоков соответственно. Например, $\text{mo}_i = \{\langle w, w' \rangle \in \text{mo} \mid \text{tid}(w) = \text{tid}(w')\}$ и $\text{rfe} = \{\langle w, r \rangle \in \text{rf} \mid \text{tid}(w) \neq \text{tid}(r)\}$.

Определение 6. Сценарий поведения G является ARM-согласованным, если выполняются следующие условия:

- $R = \text{codom}(\text{rf})$; (COMPLETENESS)
- отношение $p_o \upharpoonright_{\text{loc}} \cup \text{rb} \cup \text{mo} \cup \text{rf}$ не имеет циклов; (INTERNAL)
- отношение $\text{obs} \cup \text{dob} \cup \text{bob}$ не имеет циклов. (EXTERNAL)

В определении используются следующие производные отношения:

$$\begin{aligned} \text{obs} &\triangleq \text{rfe} \cup \text{rbe} \cup \text{moe} && (\text{observed-by}) \\ &(\text{addr} \cup \text{data}); \text{rfi}^? \cup \\ \text{dob} &\triangleq (\text{ctrl} \cup \text{data}); [\text{W}]; \text{moi}^? \cup && (\text{dependency-ordered-before}) \\ &\text{addr}; \text{po}; [\text{W}] \\ \text{bob} &\triangleq \text{po}; [\text{F}(\text{sy})] \cup [\text{F}(\text{sy})]; \text{po} \cup && (\text{barrier-ordered-before}) \\ &[\text{R}]; \text{po}; [\text{F}(\text{ld})] \cup [\text{F}(\text{ld})]; \text{po} \end{aligned}$$

4.2 Структура доказательства корректности компиляции

Центральным результатом данной главы является следующая теорема.

Теорема 5. Для любой программы $Prog$, результата её компиляции $Prog_{\text{ARM}}$ и ARM-согласованного сценария поведения G программы $Prog_{\text{ARM}}$ существует такой сценарий поведения обещающей машины, что финальное состояние памяти машины совпадает с состоянием памяти G .

Здесь под “финальным состоянием памяти”, также как и в случае корректности компиляции для ARMv8 POP, понимается, в случае обещающей семантики, значение последних записей в локации (т.е. записей с наибольшими метками времени), а в случае ARMv8.3 — события-максимумы в отношении частичного порядка $G.m_o$. Обе модели заданы в существенно разных стилях и, следовательно, имеют множество концептуальных отличий. Их необходимо преодолеть для доказательства теоремы 5. Главным отличием этих моделей является то, что обещающая модель памяти представлена операционно, в терминах шагов некоторой абстрактной машины, а модель ARMv8.3 является аксиоматической и задаёт семантику сценария поведения программы в виде графа с определёнными свойствами. Для преодоления этого отличия вводится операционная семантика обхода графа ARM-согласованного сценария поведения, шаги которой обещающая машина может непосредственно повторять (раздел 4.3). Другим существенным отличием являются те способы, которыми данные модели запрещают “плохие” сценарии. Например, такие как чтение потоком старой записи в x в случае, если поток уже выполнял чтение из более новой записи в x . Для предотвращения этой ситуации модель ARMv8.3 использует аксиомы, которые проверяют отсутствие циклов в графе, а обещающая модель в этом случае использует фронты потоков и сообщений. Для того, чтобы обойти описанное различие между моделями, вводятся

дополнительные отношения на вершинах ARM-согласованного сценария поведения, которые тесно связаны с фронтами обещающей модели (раздел 4.4). С использованием этих идей и техники симуляции доказывается теорема 5 (раздел 4.5).

4.3 Обход ARM-согласованного сценария

В этом разделе сначала вводятся вспомогательные определения, затем формализуется понятие шага обхода и доказывается существование последовательности шагов, которые полностью обходят любой ARM-согласованный сценарий поведения (теорема 6).

Определение 7. *Конфигурацией обхода* для ARM-согласованного сценария поведения G называются множества $\langle C, I \rangle$ такие, что:

- $C \subseteq G.E$,
- $dom(G.p_o; [C]) \subseteq C$,
- $C \cap G.W \subseteq I \subseteq G.W$.

Элементы C мы будем называть *покрытыми* (covered) событиями, а I — *выпущенными* (issued) событиями.

Покрытые события при симуляции будут соответствовать префиксу программы, который исполнен обещающей машиной, а выпущенные — записями, находящимся в памяти обещающей машины в соответствующий момент исполнения.

Определение 8. *Начальной конфигурацией* ARM-согласованного сценария поведения G называется пара $\langle G.E_0, G.E_0 \rangle$, где $G.E_0$ — это множество инициализирующих записей.

Начальная конфигурация является конфигурацией обхода, поскольку $G.E_0 \subseteq G.E$, $dom(G.p_o; [G.E_0]) = \emptyset$ и $G.E_0 \cap G.W = G.E_0$.

Определение 9. Для сценария поведения G и его покрытия $C \subseteq G.E$ *множеством следующих событий* $Next(G, C)$ называется множество, состоящее из событий, для которых все ро-предшествующие события уже покрыты:

$$Next(G, C) \triangleq \{b \in G.E \mid dom(G.p_o; [b]) \subseteq C\} \setminus C.$$

При симуляции данное множество будет содержать по одному событию для каждого ещё не завершённого в обещающей машине потока, причём события будут соответствовать следующему переходу в потоке — т.е. переходу, который не является обещанием. Так, если бы обещающая семантика была определена поверх некоторого синтаксиса, то множество следующих событий соответствовало бы инструкциям, на которые указывают счётчики команд потоков (program counters) в обещающей модели.

Определение 10. В конфигурации обхода $\langle C, I \rangle$ событие a является *покрываемым* для сценария поведения G и обозначается $a \in \text{Coverable}(G, C, I)$, если событие a является:

- событием чтения, и связанное с ним событие записи оказывается выпущенным ($a \in G.R$ и $\text{rf}^{-1}(a) \in I$),
- или выпущенным событием ($a \in I$),
- или барьером памяти ($a \in G.F$).

В нашем обходе, заданном операционным способом, имеется шаг, который “покрывает” событие, т.е. добавляет его во множество покрытых. Событие, которое покрывается данным правилом, должно соответствовать представленным выше ограничениям. Эти ограничения, в свою очередь, соответствуют ограничениям обещающей машины. Например, обещающая машина может прочитать из некоторого конкретного сообщения только тогда, когда данное сообщение есть в памяти, т.е. соответствующее ему событие w уже выпущено ($w \in I$).

Определение 11. Для сценария G событие w называется *выпускаемым* в конфигурации обхода $\langle C, I \rangle$, $w \in \text{Issuable}(G, C, I)$, если выполнены следующие условия:

- w является событием записи ($w \in G.W$);
- все po -предшествующие барьеры покрыты ($\text{dom}([F]; G.\text{po}; [w]) \subseteq C$);
(WRITE-VOV)
- все записи других потоков, от которых зависит w , выпущены ($\text{dom}(G.\text{rfe}; G.\text{dob}^+; [w]) \subseteq I$).
(WRITE-DOV)

Если шаг обхода “выпускает” событие записи, то при симуляции он соответствует обещанию, которое делает обещающая машина. Ограничение WRITE-VOV является более строгим, чем необходимо для симуляции — в обещающей модели обещание может быть сделано “через” приобретающий барьер, который соответствует $\text{fence}(1d)$ в ARMv8.3. Тем не менее, более строгое ограничение позволяет

упростить симуляцию. Ограничение WRITE-DOV требуется для того, чтобы обещающая модель могла сертифицировать обещание, которое она делает. Шаги обхода задаются так:

$$\frac{a \in \text{Next}(G, C) \cap \text{Coverable}(G, C, I)}{G \vdash \langle C, I \rangle \rightarrow_{\text{TC}} \langle C \cup \{a\}, I \rangle} \quad \frac{w \in \text{Issuable}(G, C, I) \setminus I}{G \vdash \langle C, I \rangle \rightarrow_{\text{TC}} \langle C, I \cup \{w\} \rangle}$$

Здесь левое правило покрывает событие, если оно принадлежит множеству следующих за ним событий и при этом покрываемо в данной конфигурации. Правое правило выпускает событие записи, если событие выпускаемо и при этом ещё не выпущено.

Для того, чтобы использовать предложенный метод обхода в доказательстве корректности компиляции, нужно показать, что для любого ARM-согласованного сценария поведения существует его *полный обход*, т.е. обход, который покрывает все события из этого сценария.

Теорема 6. Для любого ARM-согласованного сценария поведения G существует обход $G \vdash \langle G.E_0, G.E_0 \rangle \rightarrow_{\text{TC}}^* \langle G.E, G.W \rangle$.

Доказательство теоремы основано на следующих вспомогательных леммах.

Лемма 9. Пусть пара множеств $\langle C, I \rangle$ является достижимой конфигурацией обхода ARM-согласованного исполнения G , т.е. $G \vdash \langle G.E_0, G.E_0 \rangle \rightarrow_{\text{TC}}^* \langle C, I \rangle$. Тогда все события из множества C покрываемы ($C \subseteq \text{Coverable}(G, C, I)$), а события из I выпускаемы ($I \subseteq \text{Issuable}(G, C, I)$).

Доказательство. Утверждение леммы следует из определений отношений **Coverable** и **Issuable**, а также из того, что размеры множеств покрытых и выпущенных событий при обходе G увеличиваются. \square

Лемма 10. Пусть пара множеств $\langle C, I \rangle$ является достижимой конфигурацией обхода ARM-согласованного исполнения G , т.е. $G \vdash \langle G.E_0, G.E_0 \rangle \rightarrow_{\text{TC}}^* \langle C, I \rangle$. Тогда все события записи, которые являются элементами множества следующих событий, являются выпускаемыми, т.е. $W \cap \text{Next}(G, C) \subseteq \text{Issuable}(G, C, I)$.

Доказательство. Зафиксируем $w \in W \cap \text{Next}(G, C)$ и покажем, что $w \in \text{Issuable}(G, C, I)$. Т.к. $w \in \text{Next}(G, C)$, то все ро-предшествующие события являются покрытыми (т.е. находятся в C). Из этого следует, что выполняется WRITE-

вов. Кроме того, из леммы 9 следует, что все покрытые события являются покрываемыми. Таким образом, можно заключить, что выполняется WRITE-DOV, а значит, для w принадлежит $\text{Issuable}(G, C, I)$. \square

Доказательство теоремы 6. Поскольку каждый конкретный ARM-согласованный сценарий поведения является конечным графом, а шаги обхода наращивают конфигурации, то для доказательства наличия полного обхода графа достаточно показать, что для каждой не конечной конфигурации существует шаг к новой конфигурации. А именно, что для любой конфигурации обхода $\langle C, I \rangle$ сценария G , достижимой из начальной конфигурации $(G \vdash \langle G.E_0, G.E_0 \rangle \rightarrow_{\text{TC}}^* \langle C, I \rangle)$, множество покрытых событий которой не полно ($C \neq G.E$), существуют такие C' и I' , что $G \vdash \langle C, I \rangle \rightarrow_{\text{TC}} \langle C', I' \rangle$. Покажем это.

Зафиксируем $\langle C, I \rangle$. Нам известно, что $\text{Next}(G, C) \neq \emptyset$, т.к. $C \neq G.E$. Рассмотрим два следующих случая: (i) существует элемент $\text{Next}(G, C)$, который покрываем, или сначала выпускаем, а потом покрываем; (ii) все элементы в $\text{Next}(G, C)$ не покрываемы и не выпускаемы (для этого случая мы показываем, что в G существует событие записи, которое выпускаемо в данной конфигурации).

Случай 1. Зафиксируем элемент $a \in \text{Next}(G, C)$. Если $a \in R$ и $\text{rf}^{-1}(a) \in I$, или $a \in F$, или $a \in W \cap I$, тогда a покрываем по определению. Если $a \in W \setminus I$, тогда a является выпускаемым по лемме 10.

Случай 2. Мы предполагаем, что не существует события из $\text{Next}(G, C)$, которое покрываемо или выпускаемо. Таким образом $\text{Next}(G, C) \subseteq R$ является следствием леммы 10 и определения покрываемого события. Кроме того, для любого чтения события r из $\text{Next}(G, C)$ мы знаем, что $\text{rf}^{-1}(r) \notin I$. Далее покажем, что существует событие записи, которое выпускаемо в данной конфигурации. Для этого введём вспомогательное отношение $\text{eord} \triangleq (\text{obs} \cup \text{dob} \cup \text{bob})^+$, которое антирефлексивно по определению ARM-согласованности (EXTERNAL).

Мы знаем, что имеется, как минимум, одно событие (чтения) из $\text{Next}(G, C)$, которое при этом не покрываемо. Это означает, что существует событие записи, которое ещё не выпущено. Выберем событие записи $w \in W \setminus I$, которое является минимальным среди не выпущенных записей по отношению eord , т.е. $\nexists w' \in W \setminus I. \text{eord}(w', w)$. Осталось показать, что событие w выпускаемо.

Т.к. $w \notin \text{Next}(G, C)$, то существует событие чтения $r \in \text{Next}(G, C)$ такое, что $\text{po}(r, w)$ и $\text{rf}^{-1}(r) \notin I$. При этом $\text{rf}^{-1}(r) = \text{rfe}^{-1}(r)$, т.к. $C \cap W \subseteq I$ и

$\forall e \in C. \text{dom}(\text{po}; [e]) \in C$. Для доказательства того, что w выпускаемо, требуется показать, что выполняются два следующих утверждения.

WRITE-VOV: Пусть $f \in F$ и $\text{po}(f, w)$. Предположим, что $f \notin C$. Тогда $\text{po}(r, f)$ и $\langle \text{rfe}^{-1}(r), w \rangle \in \text{obs}; \text{bob}^+ \subseteq \text{eord}$. Т.к. $\text{rfe}^{-1}(r) \notin I$, то существует eord -предшествующее w событие записи, которое не выпущено. Это противоречит выбору w .

WRITE-DOV: Пусть существует событие чтения r' такое, что $\text{dob}^+(r', w)$. Если $\text{rfe}^{-1}(r') \neq \perp$, то $\langle \text{rfe}^{-1}(r'), w \rangle \in \text{rfe}; \text{dob}^+ \subseteq \text{obs}; \text{dob}^+ \subseteq \text{eord}$. По определению w это означает, что $\text{rfe}^{-1}(r') \in I$. \square

4.4 Аналоги фронтов для ARM-согласованного сценария

Введём вспомогательную функцию $T : \text{TimeMap} = \mathbb{W} \rightarrow \mathbb{N}$, сопоставляющую событиям записи в ARM-согласованном сценарии G их порядковые номера в отношении mo так, чтобы выполнялось **correct-tmap**(G, T):

$$\begin{aligned} \text{correct-tmap}(G, T) &\triangleq \forall w, w'. \\ &(\langle w, w' \rangle \in \text{mo} \Rightarrow T(w) < T(w')) \wedge \\ &(w \notin \text{codom}(\text{mo}) \Rightarrow T(w) = 0). \end{aligned}$$

Данная функция, фактически, вводит метки времени на событиях записи G .

Далее введём вспомогательные отношения **sw** (synchronized-with) и **hb** (happens-before):

$$\begin{aligned} \text{sw} &\triangleq [\text{F}(\text{sy})]; \text{po}; \text{rf}; \text{po}; [\text{F}(\text{ld})] \\ \text{hb} &\triangleq (\text{sw} \cup \text{po})^+. \end{aligned}$$

Здесь отношение **sw** представляет пути в графе, соответствующие передаче информации о событиях записи с помощью ARM-аналогов высвобождающего ($\text{F}(\text{sy})$) и приобретающего ($\text{F}(\text{ld})$) барьеров памяти. Отношение **hb** используется для определения отношений **cur-rel**, **acq-rel** и **rel-rel**:

$$\begin{aligned} \text{cur-rel} &\triangleq \text{rf}^?; \text{hb}, \\ \text{acq-rel} &\triangleq \text{rf}^?; \text{hb}; ([\text{F}(\text{sy})]; \text{po}; \text{rf}; \text{po})^?, \\ \text{rel-rel} &\triangleq \text{rf}^?; \text{hb}; [\text{F}(\text{sy})]; \text{po}. \end{aligned}$$

Эти отношения вместе с функцией T будут использованы в симуляции как ограничения для базового, приобретающего и высвобождающего фронтов потока в обещающей модели памяти.

Аналогичным образом отношение $\text{msg-rel} \subseteq \mathbb{W} \times \mathbb{W}$ представляет ограничение на фронт сообщения из обещающей модели:

$$\text{msg-rel} \triangleq \text{rf?}; \text{hb}; [\text{F}(\text{sy})]; \text{po} \cup [\mathbb{W}].$$

Так, из отношения симуляции будет следовать, что если $\langle w, w' \rangle \in \text{msg-rel}$ и события w и w' соответствуют сообщениям m и m' в памяти обещающей модели, то $m.\tau = T(w)$, $m'.\tau = T(w')$ и $m'.\text{view}(\text{loc}(w)) \geq m.\tau$.

4.5 Доказательство корректности компиляции

Для доказательства теоремы 5 введём отношение симуляции \mathcal{I} между конфигурациями обхода ARM-согласованного сценария G ($\langle C, I \rangle$) и состояниями обещающей машины ($\langle \mathcal{TS}, M \rangle$):

$$\begin{aligned} \mathcal{I}(C, I, \mathcal{TS}, M) \triangleq & \mathcal{I}_{\text{mem1}}(C, I, \mathcal{TS}, M) \wedge \mathcal{I}_{\text{mem2}}(C, I, M) \wedge \\ & \mathcal{I}_{\text{view}}(C, \mathcal{TS}) \wedge \mathcal{I}_{\text{view-rel}}(\mathcal{TS}) \wedge \mathcal{I}_{\text{state}}(C, \mathcal{TS}). \end{aligned}$$

Утверждение $\mathcal{I}_{\text{mem1}}(C, I, \mathcal{TS}, M)$ свидетельствует, что все выпущенные события I имеют аналоги в памяти обещающей машины, причём выполненные обещания соответствуют покрытым событиям записи:

$$\begin{aligned} \mathcal{I}_{\text{mem1}}(C, I, \mathcal{TS}, M) \triangleq & \forall w \in I. \exists \text{view} \leq \text{dom-view}(\text{msg-rel}; [w]). \\ & \text{let } \text{msg} \triangleq \langle \text{loc}(w) : \text{val}_w(w) @ T(w), \text{view} \rangle \text{ in} \\ & \text{let } \text{promises} \triangleq \mathcal{TS}(\text{tid}(w)).\text{promises} \text{ in} \\ & (w \in C \Rightarrow \text{msg} \in M \setminus \text{promises}) \wedge (w \notin C \Rightarrow \text{msg} \in \text{promises}). \end{aligned}$$

Здесь dom-view является вспомогательной функцией, которая по множеству записей строит соответствующий фронт:

$$\begin{aligned} \text{set-view}(S) & \triangleq \lambda \ell. \max\{T(w) \mid w \in S, \text{loc}(w) = \ell\}. \\ \text{dom-view}(R) & \triangleq \text{set-view}(\text{dom}(R)). \end{aligned}$$

Утверждение $\mathcal{I}_{\text{mem2}}(C, I, M)$ обозначает обратное — что для каждого сообщения из M существует соответствующее ему выпущенное событие в I :

$$\begin{aligned} \mathcal{I}_{\text{mem2}}(C, I, M) \triangleq & \forall \langle \ell : v @ \tau, \text{view} \rangle \in M. \tau \neq 0 \Rightarrow \exists w \in I. \\ & \ell = \text{loc}(w) \wedge v = \text{val}_w(w) \wedge \tau = T(w) \wedge \text{view} \leq \text{dom-view}(\text{msg-rel}; [w]). \end{aligned}$$

$\mathcal{I}_{\text{view}}(C, \mathcal{TS})$ утверждает, что для любого элемента множества следующих событий $\text{Next}(G, C)$ фронты, представляющие связанные с ним отношения cur-rel ,

acq-rel и rel-rel события записи, больше, чем базовый, приобретающий и высвобождающие фронты соответствующего потока:

$$\begin{aligned} \mathcal{I}_{\text{view}}(C, \mathcal{TS}) &\triangleq \forall e \in \text{Next}(G, C). \\ &\mathbf{let} \langle \text{cur}, \text{acq}, \text{rel} \rangle \triangleq \mathcal{TS}(\text{tid}(e)).\mathcal{V} \mathbf{in} \\ &\text{cur} \leq \text{dom-view}(\text{cur-rel}; [e]) \wedge \\ &\text{acq} \leq \text{dom-view}(\text{acq-rel}; [e]) \wedge \\ &\text{rel} \leq \text{dom-view}(\text{rel-rel}; [e]). \end{aligned}$$

$\mathcal{I}_{\text{view-rel}}(\mathcal{TS})$ показывает, что все обещания, которые ещё не выполнены, имеют специальную форму фронтов, а именно, состоят из значения высвобождающего фронта соответствующего потока и метки времени самого обещания:

$$\begin{aligned} \mathcal{I}_{\text{view-rel}}(\mathcal{TS}) &\triangleq \forall \text{tid}, \langle \ell : _@ \tau, \text{view} \rangle \in \mathcal{TS}(\text{tid}).\text{promises}. \\ &\text{view} = [\ell@ \tau] \sqcup \mathcal{TS}(\text{tid}).\mathcal{V}.\text{rel}. \end{aligned}$$

$\mathcal{I}_{\text{state}}(C, \mathcal{TS})$ утверждает, что для каждого потока tid существует список переходов $\{t_i\}_{i \in [1..k]}$, который соответствует событиям в tid -подграфе сценария G , и текущее состояние потока $\mathcal{TS}(\text{tid}).\sigma$ получено с помощью p переходов из списка, где p — это количество покрытых событий $|\mathbb{E}_{\text{tid}} \cap C|$:

$$\begin{aligned} \mathcal{I}_{\text{state}}(C, \mathcal{TS}) &\triangleq \forall \text{tid}, k = |\mathbb{E}_{\text{tid}}|. \exists \{\sigma_i\}_{i \in [0..k]}, \{t_i\}_{i \in [1..k]}. \\ &\mathbf{let} p \triangleq |\mathbb{E}_{\text{tid}} \cap C| \mathbf{in} \\ &\mathcal{TS}(\text{tid}).\sigma = \sigma_p \wedge (\forall j \in [0..k-1]. \sigma_j \xrightarrow{\varepsilon^*} \xrightarrow{t_j} \sigma_{j+1}) \wedge \\ &\forall n \in [1..k], a \in \text{nth}([\mathbb{E}_{\text{tid}}]; \text{p} \circ; [\mathbb{E}_{\text{tid}}])(n-1). t_{n+1} \approx \text{lab}(a). \end{aligned}$$

Здесь функция nth , вызванная с аргументами porder и n , возвращает элементы с номером n из отношения частичного порядка porder , а предикат $t \approx \text{lab}(a)$ является истинным тогда и только тогда, когда метка перехода t соответствует метке события a . Формальные определения nth и \approx приведены в приложении Г.3.

С помощью отношения симуляции показывается, что обещающая машина может сделать шаг, повторяющий шаг обхода ARM-согласованного исполнения:

Лемма 11. Пусть для некоторых конфигураций обхода $\langle C, I \rangle$ и $\langle C', I' \rangle$ ARM-согласованного сценария G , а также некоторого состояния обещающей машины $\langle \mathcal{TS}, M \rangle$ выполняется $G \vdash \langle C, I \rangle \rightarrow_{\text{TC}} \langle C', I' \rangle$ и $\mathcal{I}(C, I, \mathcal{TS}, M)$. Тогда существуют такие \mathcal{TS}' и M' , что $\langle \mathcal{TS}, M \rangle \xrightarrow{\text{Promise}^+} \langle \mathcal{TS}', M' \rangle$ и $\mathcal{I}(C', I', \mathcal{TS}', M')$.

Доказательство леммы 11 приведено в приложении Д.

Основной результат данной главы, теорема 5 о корректности компиляции из обещающей модели в модель ARMv8.3, доказывается с использованием приведённой леммы.

Теорема 5. Для любой программы $Prog$, результата её компиляции $Prog_{ARM}$ и ARM-согласованного сценария поведения G программы $Prog_{ARM}$ существует такой сценарий поведения обещающей машины, что финальное состояние памяти машины совпадает с состоянием памяти G .

Доказательство. Зафиксируем ARM-согласованный сценарий G . Покажем, что обещающая модель может симулировать обход сценария G , т.е. существуют такие \mathcal{TS} и M , что $\mathcal{I}(G.E, G.W, \mathcal{TS}, M)$ и $\langle \mathcal{TS}_{init}, M_{init} \rangle \xrightarrow[\text{Promise}]{*} \langle \mathcal{TS}, M \rangle$. Для этого проведём индукцию по полному обходу сценария G , существование которого следует из теоремы 6. Базой индукции в данном случае является то, что начальная конфигурация обхода сценария G связана отношением \mathcal{I} с начальным состоянием обещающей машины, т.е. $\mathcal{I}(G.E_0, G.E_0, \mathcal{TS}_{init}, M_{init})$ выполняется. Это утверждение очевидным образом следует из определения \mathcal{I} . Индукционным переходом в данном случае является лемма 11. Из истинности $\mathcal{I}(G.E, G.W, \mathcal{TS}, M)$ следует, что финальное состояние памяти машины M совпадает с состоянием памяти G . \square

4.6 Выводы

В этой главе приведено доказательство корректности компиляции для подмножества обещающей модели памяти [11] в модель памяти ARMv8.3 [10]. Рассмотренное подмножество состоит из ослабленных операций чтения и записи, приобретающих и высвобождающих барьеров памяти.

Доказательство базируется на новой идее обхода аксиоматических сценариев поведения, который может быть симулирован обещающей машиной. Данная идея может быть использована для доказательств корректности компиляции в другие модели памяти, что ценно, т.к. подобные задачи регулярно появляются ввиду бурного развития области. В дальнейшие планы входит расширение доказательства до полной обещающей модели памяти. Для этого нужно будет поддерживать операции приобретающего чтения (read acquire) и высвобождающей записи (write release), атомарные инструкции чтения и записи (read-modify-write), частным случаем которых является сравнение с обменом (compare-and-set), а также полные барьеры памяти (SC fences). Поддержка данных инструкций потребует небольшого усложнения обхода ARM-согласованных исполнений, а также суще-

ственного усложнения отношения симуляции ввиду большого количества деталей, связанных с упомянутыми инструкциями в рамках обещающей модели памяти.

Заключение

Основные результаты работы заключаются в следующем.

1. Разработана операционная модель памяти C/C++11. Данная модель допускает такие же сценарии поведения, что и модель C/C++11 на большинстве тестов, приведенных в литературе, но не обладает сценариями поведения со “значениями из воздуха”. В отличие от обещающей модели, предлагаемая модель является запускаемой, что упрощает разработку средств анализа программ для неё. Недостатком модели является то, она накладывает синтаксические ограничения на поведения программ.
2. Доказана корректность компиляции из существенного подмножества обещающей модели в операционную модель памяти ARMv8 POP.
3. Доказана корректность компиляции из существенного подмножества обещающей модели в аксиоматическую модель памяти ARMv8.3.

В рамках **рекомендации по применению результатов работы** в индустрии и научных исследованиях указывается, что модель памяти промышленного языка программирования должна быть лишена сценариев поведения, имеющих “значения из воздуха”, а также либо быть представленной в операционной форме, либо иметь эквивалентный операционный аналог. Последнее позволяет реализовать интерпретатор модели и выполнять отладку программ в рамках модели.

Также были определены **перспективы дальнейшей разработки тематики**, основным из которых является разработка обобщенной аксиоматической модели памяти для процессорных архитектур, которая будет определена для синтаксиса модели C/C++11 и окажется строгим надмножеством существующих моделей памяти x86, Power и ARM, а также для которой будет применен предложенный метод доказательства корректности компиляции из обещающей модели памяти. Это позволит свести дальнейшие доказательства корректности компиляции из обещающей модели к доказательству корректности компиляции в обобщенную аксиоматическую модель, что сводится к рассуждениям об ацикличности и вложенности путей на графах. Кроме того, актуальной является задача разработки эффективной программной логики на базе логики многопоточного разделения (concurrent separation logic) для операционного аналога модели памяти C/C++11 и обещающей модели памяти. Такая логика позволит формально доказывать в рамках моделей сложные свойства программ, такие как соответствие спецификации.

Список сокращений и условных обозначений

	Стр.
CAS compare-and-set, инструкция атомарного сравнения и записи, частный случай RMW	51
C/C++11 MM C/C++11 memory model, модель памяти C/C++11	24
DR data race, гонка по данным	40
JMM Java memory model, модель памяти Java	21
LB load buffering, шаблон “буферизация чтения”	19
MM memory model, модель памяти	15
MP message passing, шаблон “передача сообщения”	13
OOA out-of-thin-air values, “значения из воздуха”	12
OpC11 MM операционная модель памяти для C/C++11, предложенная диссертантом	33
POP partial order propagation, подсистема памяти модели ARMv8 POP, основанная на частичных порядках	73
Promise MM обещающая модель памяти	69
QSBR quiescent state-based reclamation, стратегия “освобождение памяти в момент затишья”	62
RCU read-copy-update, структура данных, поддерживающая неблокирующую синхронизацию для ситуации “один писатель много читателей”	62
RMW read-modify-write, атомарное чтение-запись	24
SB store buffering, шаблон “буферизация записи”	40
SC sequential consistency, модель последовательной консистентности	12
SE speculative execution, шаблон “спекулятивное исполнение”	37

Список литературы

1. Lamport, L. How to Make a Multiprocessor Computer That Correctly Executes Multiprocess Programs / L. Lamport // IEEE Trans. Computers. — 1979. — Vol. 28, no. 9. — P. 690–691.
2. Adve, S. V. Shared Memory Consistency Models: A Tutorial / S. V. Adve, K. Gharachorloo // IEEE Computer. — 1996. — Vol. 29, no. 12. — P. 66–76.
3. Manson, J. The Java Memory Model / J. Manson, W. Pugh, S. V. Adve // Proceedings of the 32nd ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL 2005, Long Beach, California, USA, January 12–14, 2005. — ACM, 2005. — P. 378–391.
4. Batty, M. Mathematizing C++ Concurrency / M. Batty, S. Owens, S. Sarkar, P. Sewell, T. Weber // Proceedings of the 38th ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL 2011, Austin, TX, USA, January 26–28, 2011. — ACM, 2011. — P. 55–66.
5. Boehm, H.-J. Outlawing Ghosts: Avoiding Out-of-thin-air Results / H.-J. Boehm, B. Demsky // MSPC 2014. — ACM, 2014. — P. 7:1–7:6.
6. Alglave, J. Herding Cats: Modelling, Simulation, Testing, and Data Mining for Weak Memory / J. Alglave, L. Maranget, M. Tautschnig // ACM Trans. Program. Lang. Syst. — 2014. — Vol. 36, no. 2. — P. 7:1–7:74.
7. Sewell, P. x86-TSO: A Rigorous and Usable Programmer’s Model for x86 Multiprocessors / P. Sewell, S. Sarkar, S. Owens, F. Zappa Nardelli, M. O. Myreen // Commun. ACM. — 2010. — Vol. 53, no. 7. — P. 89–97.
8. Owens, S. A Better x86 Memory Model: x86-TSO / S. Owens, S. Sarkar, P. Sewell // Theorem Proving in Higher Order Logics, 22nd International Conference, TPHOLs 2009, Munich, Germany, August 17-20, 2009. Proceedings. — 2009. — P. 391–407.
9. Flur, S. Modelling the ARMv8 Architecture, Operationally: Concurrency and ISA / S. Flur, K. E. Gray, C. Pulte, S. Sarkar, A. Sezgin, L. Maranget, W. Deacon,

- P. Sewell // Proceedings of the 43rd Annual ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL 2016, St. Petersburg, FL, USA, January 20–22, 2016. — ACM, 2016. — P. 608–621.
10. Pulte, C. Simplifying ARM Concurrency: Multicopy-atomic Axiomatic and Operational Models for ARMv8 / C. Pulte, S. Flur, W. Deacon, J. French, S. Sarkar, P. Sewell // POPL 2018. — 2018.
 11. Kang, J. A Promising Semantics for Relaxed-Memory Concurrency / J. Kang, C.-K. Hur, O. Lahav, V. Vafeiadis, D. Dreyer // Proceedings of the 44th ACM SIGPLAN Symposium on Principles of Programming Languages, POPL 2017, Paris, France, January 18–20, 2017. — ACM, 2017.
 12. Keller, R. M. Formal Verification of Parallel Programs / R. M. Keller // Commun. ACM. — 1976. — Vol. 19, no. 7. — P. 371–384.
 13. Felleisen, M. The Revised Report on the Syntactic Theories of Sequential Control and State / M. Felleisen, R. Hieb // Theor. Comput. Sci. — 1992. — Vol. 103, no. 2. — P. 235–271.
 14. Lynch, N. A. Forward and Backward Simulations: I. Untimed Systems / N. A. Lynch, F. W. Vaandrager // Inf. Comput. — 1995. — Vol. 121, no. 2. — P. 214–233.
 15. Lynch, N. A. Forward and Backward Simulations, II: Timing-Based Systems / N. A. Lynch, F. W. Vaandrager // Inf. Comput. — 1996. — Vol. 128, no. 1. — P. 1–25.
 16. Flatt, M. — Reference: Racket. PLT-TR-2010-1 [Электронный ресурс]. — URL: <https://racket-lang.org/tr1/> (дата обращения: 29.12.2017).
 17. Язык программирования Racket [Электронный ресурс]. — URL: <http://racket-lang.org/> (дата обращения: 29.12.2017).
 18. Felleisen, M. Semantics Engineering with PLT Redex / M. Felleisen, R. B. Findler, M. Flatt. — MIT Press, 2009.
 19. Run your research: on the effectiveness of lightweight mechanization / C. Klein, J. Clements, C. Dimoulas, C. Eastlund, M. Felleisen, M. Flatt, J. A. McCarthy,

- J. Rafkind, S. Tobin-Hochstadt, R. B. Findler // Proceedings of the 39th ACM SIGPLAN Symposium on Principles of Programming Languages, POPL 2017, Philadelphia, Pennsylvania, USA, January, 2012. — ACM, 2012. — P. 285–296.
20. Lahav, O. Explaining Relaxed Memory Models with Program Transformations / O. Lahav, V. Vafeiadis // FM 2016: Formal Methods — 21st International Symposium, Limassol, Cyprus, November 9–11, 2016, Proceedings. — Springer, 2016.
21. Подкопаев, А. О корректности компиляции подмножества обещающей модели памяти в аксиоматическую модель ARMv8.3 / А. Подкопаев, О. Лахав, В. Вафеядис // Научно-технические ведомости СПбГПУ. Информатика. Телекоммуникации. Управление. — 2017. — Т. 10, № 4. — С. 51–69.
22. Подкопаев, А. Обещающая компиляция в ARMv8.3 / А. Подкопаев, О. Лахав, В. Вафеядис // Труды ИСП РАН. — 2017. — Т. 29, № 5. — С. 149–164.
23. Podkopaev, A. Promising Compilation to ARMv8 POP / A. Podkopaev, O. Lahav, V. Vafeiadis // Leibniz International Proceedings in Informatics (LIPIcs), 31st European Conference on Object-Oriented Programming (ECOOP 2017) / Ed. by Peter Müller. — Vol. 74. — Dagstuhl, Germany: Schloss Dagstuhl–Leibniz-Zentrum fuer Informatik, 2017. — P. 22:1–22:28. — URL: <http://drops.dagstuhl.de/opus/volltexte/2017/7266>.
24. Подкопаев, А. Обещающая компиляция в ARMv8 / А. Подкопаев, О. Лахав, В. Вафеядис // Труды конференции, Языки программирования и компиляторы / Под ред. Д.В. Дубров. — Труды конференции. — Ростов-на-Дону, Россия: 2017.
25. Podkopaev, A. Operational Aspects of C/C++ Concurrency / A. Podkopaev, I. Sergey, A. Nanevski // CoRR. — 2016. — Vol. abs/1606.01400. — URL: <http://arxiv.org/abs/1606.01400>.
26. Kshemkalyani, A. D. Distributed computing: principles, algorithms, and systems / A. D. Kshemkalyani, M. Singhal. — Cambridge University Press, 2011.
27. Hennessy, J. L. Computer Architecture — A Quantitative Approach (5. ed.) / J. L. Hennessy, D. A. Patterson. — Morgan Kaufmann, 2012.

28. Aho, A. V. *Compilers: Principles, Techniques, and Tools* / A. V. Aho, R. Sethi, J. D. Ullman. Addison-Wesley series in computer science / World student series edition. — Addison-Wesley, 1986.
29. Muchnick, S. S. *Advanced Compiler Design and Implementation* / S. S. Muchnick. — Morgan Kaufmann, 1997.
30. ISO/IEC 9899:2011. *Programming language C*. — 2011.
31. ISO/IEC 14882:2011. *Programming language C++*. — 2011.
32. Unger, S. H. *Hazards, Critical Races, and Metastability* / S. H. Unger // *IEEE Trans. Computers*. — 1995. — Vol. 44, no. 6. — P. 754–768.
33. Sarkar, S. *Understanding POWER Multiprocessors* / S. Sarkar, P. Sewell, J. Allglave, L. Maranget, D. Williams // *Proceedings of the 32nd ACM SIGPLAN Conference on Programming Language Design and Implementation, PLDI 2011, San Jose, CA, USA, June 4–8, 2011*. — ACM, 2011. — P. 175–186.
34. Kavanagh, R. *A Denotational Semantics for SPARC TSO* / R. Kavanagh, S. Brookes // *CoRR*. — 2017. — Vol. abs/1711.00931. — URL: <http://arxiv.org/abs/1711.00931>.
35. Crary, K. *A Calculus for Relaxed Memory* / K. Crary, M. J. Sullivan // *Proceedings of the 42nd Annual ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL 2015, Mumbai, India, January 15–17, 2015*. — 2015. — P. 623–636.
36. Boudol, G. *Relaxed Operational Semantics of Concurrent Programming Languages* / G. Boudol, G. Petri, B. P. Serpette // *EXPRESS 2012*. — 2012. — P. 19–33.
37. Boudol, G. *Relaxed memory models: an operational approach* / G. Boudol, G. Petri // *POPL 2009*. — 2009. — P. 392–403.
38. Pichon-Pharabod, J. *A Concurrency Semantics for Relaxed Atomics that Permits Optimisation and Avoids Thin-Air Executions* / J. Pichon-Pharabod, P. Sewell // *Proceedings of the 43rd Annual ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL 2016, St. Petersburg, FL, USA, January 20–22, 2016*. — ACM, 2016. — P. 622–633.

39. Jeffrey, A. On Thin Air Reads Towards an Event Structures Model of Relaxed Memory / A. Jeffrey, J. Riely // Proceedings of the 31st Annual ACM/IEEE Symposium on Logic in Computer Science, LICS '16, New York, NY, USA, July 5–8, 2016. — 2016. — P. 759–767.
40. Nienhuis, K. An operational semantics for C/C++11 concurrency / K. Nienhuis, K. Memarian, P. Sewell // Proceedings of the 2016 ACM SIGPLAN International Conference on Object-Oriented Programming, Systems, Languages, and Applications, OOPSLA 2016, part of SPLASH 2016, Amsterdam, The Netherlands, October 30 – November 4, 2016. — 2016. — P. 111–128.
41. Diehl, S. Abstract machines for programming language implementation / S. Diehl, P. H. Hartel, P. Sestoft // Future Generation Comp. Syst. — 2000. — Vol. 16, no. 7. — P. 739–751.
42. Vafeiadis, V. Common Compiler Optimisations are Invalid in the C11 Memory Model and what we can do about it / V. Vafeiadis, T. Balabonski, S. Chakraborty, R. Morisset, F. Zappa Nardelli // Proceedings of the 42nd Annual ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL 2015, Mumbai, India, January 15–17, 2015. — 2015. — P. 209–220.
43. Morisset, R. Compiler testing via a theory of sound optimisations in the C11/C++11 memory model / R. Morisset, P. Pawan, F. Zappa Nardelli // ACM SIGPLAN Conference on Programming Language Design and Implementation, PLDI '13, Seattle, WA, USA, June 16–19, 2013. — 2013. — P. 187–196.
44. Sevcík, J. On Validity of Program Transformations in the Java Memory Model / J. Sevcík, D. Aspinall // ECOOP 2008 - Object-Oriented Programming, 22nd European Conference, Paphos, Cyprus, July 7-11, 2008, Proceedings. — 2008. — P. 27–51.
45. Peled, D. A. Model Checking / D. A. Peled, P. Pelliccione, P. Spoletini // Wiley Encyclopedia of Computer Science and Engineering. — 2008.
46. Clarke, E. M. Model checking / E. M. Clarke, O. Grumberg, D. Peled. — MIT press, 1999.
47. Hoare, C. A. R. An Axiomatic Basis for Computer Programming / C. A. R. Hoare // Commun. ACM. — 1969. — Vol. 12, no. 10. — P. 576–580.

48. Owicki, S. S. An Axiomatic Proof Technique for Parallel Programs I / S. S. Owicki, D. Gries // *Acta Inf.* — 1976. — Vol. 6. — P. 319–340.
49. Owicki, S. S. Verifying Properties of Parallel Programs: An Axiomatic Approach / S. S. Owicki, D. Gries // *Commun. ACM.* — 1976. — Vol. 19, no. 5. — P. 279–285.
50. O’Hearn, P. W. Resources, Concurrency and Local Reasoning / P. W. O’Hearn // *CONCUR 2004 - Concurrency Theory, 15th International Conference, London, UK, August 31 - September 3, 2004, Proceedings.* — 2004. — P. 49–67.
51. Bornat, R. Permission accounting in separation logic / R. Bornat, C. Calcagno, P. W. O’Hearn, M. J. Parkinson // *Proceedings of the 32nd ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL 2005, Long Beach, California, USA, January 12–14, 2005.* — 2005. — P. 259–270.
52. Hobor, A. Oracle Semantics for Concurrent Separation Logic / A. Hobor, A. W. Appel, F. Zappa Nardelli // *Programming Languages and Systems, 17th European Symposium on Programming, ESOP 2008, Held as Part of the Joint European Conferences on Theory and Practice of Software, ETAPS 2008, Budapest, Hungary, March 29–April 6, 2008. Proceedings.* — 2008. — P. 353–367.
53. Dockins, R. Multimodal Separation Logic for Reasoning About Operational Semantics / R. Dockins, A. W. Appel, A. Hobor // *Electr. Notes Theor. Comput. Sci.* — 2008. — Vol. 218. — P. 5–20.
54. Hobor, A. Barriers in Concurrent Separation Logic / A. Hobor, C. Gherghina // *Programming Languages and Systems — 20th European Symposium on Programming, ESOP 2011, Held as Part of the Joint European Conferences on Theory and Practice of Software, ETAPS 2011, Saarbrücken, Germany, March 26–April 3, 2011. Proceedings.* — 2011. — P. 276–296.
55. Gotsman, A. Local Reasoning for Storable Locks and Threads / A. Gotsman, J. Berdine, B. Cook, N. Rinetzky, M. Sagiv // *Programming Languages and Systems, 5th Asian Symposium, APLAS 2007, Singapore, November 29–December 1, 2007, Proceedings.* — 2007. — P. 19–37.
56. Jacobs, B. Expressive modular fine-grained concurrency specification / B. Jacobs, F. Piessens // *Proceedings of the 38th ACM SIGPLAN-SIGACT Symposium on*

Principles of Programming Languages, POPL 2011, Austin, TX, USA, January 26–28, 2011. — 2011. — P. 271–282.

57. Svendsen, K. Impredicative Concurrent Abstract Predicates / K. Svendsen, L. Birkedal // Programming Languages and Systems — 23rd European Symposium on Programming, ESOP 2014, Held as Part of the European Joint Conferences on Theory and Practice of Software, ETAPS 2014, Grenoble, France, April 5–13, 2014, Proceedings. — 2014. — P. 149–168.
58. Dinsdale-Young, T. Concurrent Abstract Predicates / T. Dinsdale-Young, M. Dodds, P. Gardner, M. J. Parkinson, V. Vafeiadis // ECOOP 2010 - Object-Oriented Programming, 24th European Conference, Maribor, Slovenia, June 21–25, 2010. Proceedings. — 2010. — P. 504–528.
59. Jung, R. Iris: Monoids and Invariants as an Orthogonal Basis for Concurrent Reasoning / R. Jung, D. Swasey, F. Sieczkowski, K. Svendsen, A. Turon, L. Birkedal, D. Dreyer // Proceedings of the 42nd Annual ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL 2015, Mumbai, India, January 15–17, 2015. — 2015. — P. 637–650.
60. Ley-Wild, R. Subjective auxiliary state for coarse-grained concurrency / R. Ley-Wild, A. Nanevski // The 40th Annual ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL '13, Rome, Italy, January 23–25, 2013. — 2013. — P. 561–574.
61. Sergey, I. Mechanized verification of fine-grained concurrent programs / I. Sergey, A. Nanevski, A. Banerjee // Proceedings of the 36th ACM SIGPLAN Conference on Programming Language Design and Implementation, Portland, OR, USA, June 15–17, 2015. — 2015. — P. 77–87.
62. Vechev, M. T. Abstraction-guided synthesis of synchronization / M. T. Vechev, E. Yahav, G. Yorsh // STTT. — 2013. — Vol. 15, no. 5-6. — P. 413–431.
63. Raychev, V. Automatic Synthesis of Deterministic Concurrency / V. Raychev, M. T. Vechev, E. Yahav // Static Analysis — 20th International Symposium, SAS 2013, Seattle, WA, USA, June 20–22, 2013. Proceedings. — 2013. — P. 283–303.
64. Kaiser, J.-O. Strong Logic for Weak Memory: Reasoning About Release-Acquire Consistency in Iris / J.-O. Kaiser, H.-H. Dang, D. Dreyer, O. Lahav, V. Vafeiadis //

- 31st European Conference on Object-Oriented Programming, ECOOP 2017, June 19–23, 2017, Barcelona, Spain. — 2017. — P. 17:1–17:29.
65. Vafeiadis, V. Relaxed separation logic: a program logic for C11 concurrency / V. Vafeiadis, C. Narayan // Proceedings of the 2013 ACM SIGPLAN International Conference on Object Oriented Programming Systems Languages & Applications, OOPSLA 2013, part of SPLASH 2013, Indianapolis, IN, USA, October 26–31, 2013. — 2013. — P. 867–884.
 66. Turon, A. GPS: navigating weak memory with ghosts, protocols, and separation / A. Turon, V. Vafeiadis, D. Dreyer // Proceedings of the 2014 ACM International Conference on Object Oriented Programming Systems Languages & Applications, OOPSLA 2014, part of SPLASH 2014, Portland, OR, USA, October 20–24, 2014. — 2014. — P. 691–707.
 67. Lahav, O. Owicki-Gries Reasoning for Weak Memory Models / O. Lahav, V. Vafeiadis // Automata, Languages, and Programming — 42nd International Colloquium, ICALP 2015, Kyoto, Japan, July 6-10, 2015, Proceedings, Part II. — 2015. — P. 311–323.
 68. Meshman, Y. Pattern-based Synthesis of Synchronization for the C++ Memory Model / Y. Meshman, N. Rinetzky, E. Yahav // Formal Methods in Computer-Aided Design, FMCAD 2015, Austin, Texas, USA, September 27-30, 2015. — 2015. — P. 120–127.
 69. Dan, A. M. Predicate Abstraction for Relaxed Memory Models / A. M. Dan, Y. Meshman, M. T. Vechev, E. Yahav // Static Analysis — 20th International Symposium, SAS 2013, Seattle, WA, USA, June 20–22, 2013. Proceedings. — 2013. — P. 84–104.
 70. Документация архитектуры DEC Alpha [Электронный ресурс]. — URL: <http://www.ece.cmu.edu/~ece447/s14/lib/exe/fetch.php?media=alphaahb.pdf> (дата обращения: 29.12.2017).
 71. Batty, M. The Problem of Programming Language Concurrency Semantics / M. Batty, K. Memarian, K. Nienhuis, J. Pichon-Pharabod, P. Sewell // LNCS, Programming Languages and Systems — 24th European Symposium on Programming, ESOP 2015, Held as Part of the European Joint Conferences on Theory and

- Practice of Software, ETAPS 2015, London, UK, April 11–18, 2015. Proceedings. — Vol. 9032. — Springer, 2015. — P. 283–307.
72. Gosling, J. The Java Language Specification / J. Gosling, W. N. Joy, G. L. Steele Jr. — Addison-Wesley, 1996.
73. The Java Language Specification, Java SE 8 Edition [Электронный ресурс]. — URL: <https://docs.oracle.com/javase/specs/jls/se8/html/index.html>. (дата обращения: 29.12.2017).
74. Jackson, D. Software Abstractions: Logic, Language, and Analysis / D. Jackson. — The MIT Press, 2006.
75. Torlak, E. Growing Solver-aided Languages with Rosette / E. Torlak, R. Bodik // Onward! 2013, Proceedings of the 2013 ACM International Symposium on New Ideas, New Paradigms, and Reflections on Programming & Software. — Onward! 2013. — 2013. — P. 135–152.
76. Torlak, E. A Lightweight Symbolic Virtual Machine for Solver-aided Host Languages / E. Torlak, R. Bodik // PLDI '14, Proceedings of the 35th ACM SIGPLAN Conference on Programming Language Design and Implementation. — PLDI '14. — 2014. — P. 530–541.
77. Wickerson, J. Automatically Comparing Memory Consistency Models / J. Wickerson, M. Batty, T. Sorensen, G. A. Constantinides // Proceedings of the 44th ACM SIGPLAN Symposium on Principles of Programming Languages, POPL 2017, Paris, France, January 18–20, 2017. — ACM, 2017.
78. Bornholt, J. Synthesizing memory models from framework sketches and Litmus tests / J. Bornholt, E. Torlak // Proceedings of the 38th ACM SIGPLAN Conference on Programming Language Design and Implementation, PLDI 2017, Barcelona, Spain, June 18–23, 2017. — 2017. — P. 467–481.
79. Memarian, K. Into the Depths of C: Elaborating the De Facto Standards / K. Memarian, J. Matthiesen, J. Lingard, K. Nienhuis, D. Chisnall, R. N. M. Watson, P. Sewell // PLDI '16, Proceedings of the 37th ACM SIGPLAN Conference on Programming Language Design and Implementation. — PLDI '16. — 2016. — P. 1–15.

80. Pugh, W. Fixing the Java Memory Model / W. Pugh // Proceedings of the ACM 1999 Conference on Java Grande, JAVA '99, San Francisco, CA, USA, June 12–14, 1999. — 1999. — P. 89–98.
81. Pugh, W. The Java memory model is fatally flawed / W. Pugh // Concurrency - Practice and Experience. — 2000. — Vol. 12, no. 6. — P. 445–455.
82. ISO/IEC 14882:2014. Programming language C++. — 2014.
83. ISO/IEC 14882:2017. Programming language C++. — 2017.
84. Batty, M. Clarifying and compiling C/C++ concurrency: from C++11 to POWER / M. Batty, K. Memarian, S. Owens, S. Sarkar, P. Sewell // POPL 2012. — 2012. — P. 509–520.
85. Chakraborty, S. Validating optimizations of concurrent C/C++ programs / S. Chakraborty, V. Vafeiadis // CGO 2016. — 2016. — P. 216–226.
86. Lahav, O. Repairing sequential consistency in C/C++11 / O. Lahav, V. Vafeiadis, J. Kang, C.-K. Hur, D. Dreyer // PLDI 2017. — 2017. — P. 618–632.
87. Batty, M. Overhauling SC atomics in C11 and OpenCL / M. Batty, A. F. Donaldson, J. Wickerson // Proceedings of the 43rd Annual ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL 2016, St. Petersburg, FL, USA, January 20–22, 2016. — 2016. — P. 634–648.
88. Doko, M. A Program Logic for C11 Memory Fences / M. Doko, V. Vafeiadis // Verification, Model Checking, and Abstract Interpretation — 17th International Conference, VMCAI 2016, St. Petersburg, FL, USA, January 17–19, 2016. Proceedings. — 2016. — P. 413–430.
89. Vafeiadis, V. Formal Reasoning about the C11 Weak Memory Model / V. Vafeiadis // CPP 2015. — 2015. — P. 1–2.
90. Batty, M. Library abstraction for C/C++ concurrency / M. Batty, M. Dodds, A. Gotsman // POPL 2013. — 2013. — P. 235–248.
91. Lidbury, C. Dynamic race detection for C++11 / C. Lidbury, A. F. Donaldson // Proceedings of the 44th ACM SIGPLAN Symposium on Principles of Programming Languages, POPL 2017, Paris, France, January 18–20, 2017. — 2017. — P. 443–457.

92. Tassarotti, J. Verifying read-copy-update in a logic for weak memory / J. Tassarotti, D. Dreyer, V. Vafeiadis // Proceedings of the 36th ACM SIGPLAN Conference on Programming Language Design and Implementation, Portland, OR, USA, June 15–17, 2015. — 2015. — P. 110–120.
93. Doko, M. Tackling Real-Life Relaxed Concurrency with FSL++ / M. Doko, V. Vafeiadis // Programming Languages and Systems — 26th European Symposium on Programming, ESOP 2017, Held as Part of the European Joint Conferences on Theory and Practice of Software, ETAPS 2017, Uppsala, Sweden, April 22–29, 2017, Proceedings. — 2017. — P. 448–475.
94. Batty, M. — The Thin-air Problem [Электронный ресурс]. — URL: <http://www.cl.cam.ac.uk/~pes20/cpp/notes42.html> (дата обращения: 29.12.2017).
95. Winskel, G. Event Structures / G. Winskel // Petri Nets: Central Models and Their Properties, Advances in Petri Nets 1986, Part II, Proceedings of an Advanced Course, Bad Honnef, 8.-19. September 1986. — 1986. — P. 325–392.
96. Winskel, G. An introduction to event structures / G. Winskel // Linear Time, Branching Time and Partial Order in Logics and Models for Concurrency, School/Workshop, Noordwijkerhout, The Netherlands, May 30 – June 3, 1988, Proceedings. — 1988. — P. 364–397.
97. Трифанов, В. Динамическое обнаружение состояний гонки в многопоточных Java-программах: дис. канд. техн. наук: 05.13.11 / В. Трифанов. — СПб, 2013. — 112 с.
98. Подкопаев, А. — Интерпретатор для операционной модели C/++11 [Электронный ресурс]. — URL: <https://github.com/anlun/OperationalSemanticsC11> (дата обращения: 29.12.2017).
99. Bornat, R. New Lace and Arsenic: adventures in weak memory with a program logic / R. Bornat, J. Alglave, M. J. Parkinson // CoRR. — 2015. — Vol. abs/1512.01416. — URL: <http://arxiv.org/abs/1512.01416>.
100. Lahav, O. Taming release-acquire consistency / O. Lahav, N. Giannarakis, V. Vafeiadis // Proceedings of the 43rd Annual ACM SIGPLAN-SIGACT Symposium on Principles of Programming Languages, POPL 2016, St. Petersburg, FL, USA, January 20–22, 2016. — 2016. — P. 649–662.

101. Maranget, L. — 2012. — A Tutorial Introduction to the ARM and POWER Relaxed Memory Models [Электронный ресурс]. — URL: <http://www.cl.cam.ac.uk/~pes20/ppc-supplemental/test7.pdf> (дата обращения: 29.12.2017).
102. Семейство компиляторов GCC [Электронный ресурс]. — URL: <https://gcc.gnu.org/> (дата обращения: 29.12.2017).
103. Компилятор языка C в платформу LLVM [Электронный ресурс]. — URL: <https://clang.llvm.org/> (дата обращения: 29.12.2017).
104. McKenney, P. E. Read-Copy Update: Using Execution History to Solve Concurrency Problems / P. E. McKenney, J. D. Slingwine // PDCS. — 1998. — P. 509–518.
105. McKenney, P. E. Exploiting Deferred Destruction: An Analysis of Read-Copy-Update Techniques in Operating System Kernels: Ph.D. thesis / OGI School of Science and Engineering at Oregon Health and Sciences University. — 2004.
106. Desnoyers, M. User-Level Implementations of Read-Copy Update / M. Desnoyers, P. E. McKenney, A. S. Stern, M. R. Dagenais, J. Walpole // IEEE Transactions on Parallel and Distributed Systems. — 2012. — Feb. — Vol. 23, no. 2. — P. 375–382.
107. Hritcu, C. Testing noninterference, quickly / C. Hritcu, J. Hughes, B. C. Pierce, A. Spector-Zabusky, D. Vytiniotis, A. Azevedo de Amorim, L. Lampropoulos // Proceedings of the 18th ACM SIGPLAN International Conference on Functional Programming (ICFP 2013). — 2013. — P. 455–468.
108. Milner, R. Communication and concurrency / R. Milner. PHI Series in computer science. — Prentice Hall, 1989.
109. ARM Architecture Reference Manual: ARMv8, for ARMv8-A Architecture Profile [Электронный ресурс]. — URL: <https://developer.arm.com/docs/ddi0487/latest/arm-architecture-reference-manual-armv8-for-armv8-a-architecture-profile> (дата обращения: 29.12.2017).

Список рисунков

1	Сценарий программы MP-volatile, который не соответствует аксиомам модели JMM	23
2	Предзапуск программы MP-rel-acq	27
3	Сценарий поведения программы MP-rel-acq, прошедший базовую проверку на корректность	27
4	Сценарии поведения программы MP-rel-acq в C/C++11 MM	28
5	Сценарий поведения программы IF-OOTA-rlx	28
6	Синтаксис операций и выражений языка модели OpC11	47
7	Базовые правила OpC11 MM	49
8	Базовое состояние машины OpC11	50
9	Правила чтения из неинициализированной локации	50
10	Правила высвобождающей записи и приобретающего чтения	51
11	Правила обработки sc-инструкций	52
12	Правила обработки неатомарных обращений и идентификации гонок по данным	53
13	Правило обработки потребляющего чтения	54
14	Правила ослабленных обращений	55
15	Правила откладывания исполнения инструкций чтения, записи и присваивания	58
16	Правила по выполнению отложенных инструкций чтения, записи и присваивания	59
17	Правило по переносу отложенной записи на предыдущий уровень вложенности буфера отложенных операций	60
18	Правила начала и завершения спекулятивного исполнения условного оператора	60
19	Реализация алгоритма QSBR RCU	64
20	Состояние подсистемы памяти ARMv8 POP при исполнении программы MP	71
21	Состояние подсистемы памяти ARMv8 POP при исполнении программы ARM-weak	74
22	Состояние подсистем Flowing и POP при исполнении программы WRC-data-addr	75

22	Состояния подсистем Flowing и POP при выполнении программы WRC-data-addr (продолжение)	76
23	Синтаксис программ в модели ARMv8 POP	85
24	Состояния подсистемы управления потока в модели ARMv8 POP . . .	86
25	Язык состояния исполнения инструкций в ARMv8 POP	87
26	Функции вычисления состояния переменных $regf$ и $regf_{com}$	89
27	Переходы обещающей машины	93
28	Переходы машины ARM+ τ	100
29	Сценарий поведения программы MP-sy-ld, запрещённый в модели ARMv8.3	113

Список таблиц

1	Результаты запуска интерпретатора OpC11 MM на “лакмусовых” тестах	63
2	Результаты тестирования модифицированной программы с RCU	67
3	Пример состояния подсистемы управления модели ARMv8 POP	88
4	Значение функций $regf$ и $regf_{com}$ для примера из табл. 3	89

Приложение А. Каталог тестов для модели C/C++11

А.1 Буферизация записи, SB

SB-rel-acq

$$\begin{array}{l} [x] :=_{\text{rel}} 0; [y] :=_{\text{rel}} 0; \\ [x] :=_{\text{rel}} 1; \parallel [y] :=_{\text{rel}} 1; \\ a :=_{\text{acq}} [y] \parallel b :=_{\text{acq}} [x] \end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

SB-sc

$$\begin{array}{l} [x] :=_{\text{sc}} 0; [y] :=_{\text{sc}} 0; \\ [x] :=_{\text{sc}} 1; \parallel [y] :=_{\text{sc}} 1; \\ a :=_{\text{sc}} [y] \parallel b :=_{\text{sc}} [x] \end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

SB-sc-rel

$$\begin{array}{l} [x] :=_{\text{sc}} 0; [y] :=_{\text{sc}} 0; \\ [x] :=_{\text{rel}} 1; \parallel [y] :=_{\text{sc}} 1; \\ a :=_{\text{sc}} [y] \parallel b :=_{\text{sc}} [x] \end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

SB-sc-acq

$$\begin{array}{l}
[x] :=_{sc} 0; [y] :=_{sc} 0; \\
[x] :=_{sc} 1; \parallel [y] :=_{sc} 1; \\
a :=_{acq} [y] \parallel b :=_{sc} [x]
\end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

A.2 Буферизация чтения, LB**LB-rlx**

$$\begin{array}{l}
[x] :=_{rlx} 0; [y] :=_{rlx} 0; \\
a :=_{rlx} [y] \parallel b :=_{rlx} [x] \\
[x] :=_{rlx} 1; \parallel [y] :=_{rlx} 1;
\end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

LB-rel-rlx

$$\begin{array}{l}
[x] :=_{rlx} 0; [y] :=_{rlx} 0; \\
a :=_{rlx} [y] \parallel b :=_{rlx} [x] \\
[x] :=_{rel} 1; \parallel [y] :=_{rel} 1;
\end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

LB-acq-rlx

$$\begin{array}{l}
[x] :=_{rlx} 0; [y] :=_{rlx} 0; \\
a :=_{acq} [y] \parallel b :=_{acq} [x] \\
[x] :=_{rlx} 1; \parallel [y] :=_{rlx} 1;
\end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

LB-rel-acq-rlx

$$\begin{array}{l} [x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\ a :=_{\text{acq}} [y] \parallel b :=_{\text{rlx}} [x] \\ [x] :=_{\text{rlx}} 1; \parallel [y] :=_{\text{rel}} 1; \end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0].$$

LB-rlx-use

$$\begin{array}{l} [x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\ a :=_{\text{rlx}} [y] \parallel b :=_{\text{rlx}} [x] \\ [z1] :=_{\text{rlx}} a; [z2] :=_{\text{rlx}} b; \\ [x] :=_{\text{rlx}} 1; \parallel [y] :=_{\text{rlx}} 1; \end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

LB-rlx-let

$$\begin{array}{l} [x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\ a :=_{\text{rlx}} [y] \parallel b :=_{\text{rlx}} [x] \\ a' := a + 1; \parallel b' := b + 1; \\ [x] :=_{\text{rlx}} 1; \parallel [y] :=_{\text{rlx}} 1; \end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, a' = 1, b = 0, b' = 1], [a = 0, a' = 1, b = 1, b' = 2],$$

$$[a = 1, a' = 2, b = 0, b' = 1], [a = 1, a' = 2, b = 1, b' = 2].$$

LB-rlx-join

$$\begin{array}{c}
[x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\
a :=_{\text{rlx}} [y]; \parallel \mathbf{skip} \parallel b :=_{\text{rlx}} [x]; \parallel \mathbf{skip} \\
[z1] :=_{\text{rlx}} a \parallel \parallel [z2] :=_{\text{rlx}} b \parallel \\
[x] :=_{\text{rlx}} 1 \parallel \parallel [y] :=_{\text{rlx}} 1
\end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

LB-rel-rlx-join

$$\begin{array}{c}
[x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\
a :=_{\text{rlx}} [y]; \parallel \mathbf{skip} \parallel b :=_{\text{rlx}} [x]; \parallel \mathbf{skip} \\
[z1] :=_{\text{rlx}} a \parallel \parallel [z2] :=_{\text{rlx}} b \parallel \\
[x] :=_{\text{rel}} 1 \parallel \parallel [y] :=_{\text{rel}} 1
\end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

LB-acq-rlx-join

$$\begin{array}{c}
[x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\
a :=_{\text{acq}} [y]; \parallel \mathbf{skip} \parallel b :=_{\text{acq}} [x]; \parallel \mathbf{skip} \\
[z1] :=_{\text{rlx}} a \parallel \parallel [z2] :=_{\text{rlx}} b \parallel \\
[x] :=_{\text{rlx}} 1 \parallel \parallel [y] :=_{\text{rlx}} 1
\end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 0, b = 1], [a = 1, b = 0], [a = 1, b = 1].$$

A.3 Передача сообщения, MP

MP-rlx-na

$$\begin{array}{l} [f] :=_{\text{rlx}} 0; [d] :=_{\text{na}} 0; \\ [d] :=_{\text{na}} 5; \left\| \mathbf{repeat} [f]_{\text{rlx}} \mathbf{end}; \right. \\ [f] :=_{\text{rlx}} 1 \left\| a :=_{\text{na}} [d] \right. \end{array}$$

Результаты в C/C++11 MM:

undefined behavior.

MP-rel-rlx-na

$$\begin{array}{l} [f] :=_{\text{rlx}} 0; [d] :=_{\text{na}} 0; \\ [d] :=_{\text{na}} 5; \left\| \mathbf{repeat} [f]_{\text{rlx}} \mathbf{end}; \right. \\ [f] :=_{\text{rel}} 1 \left\| a :=_{\text{na}} [d] \right. \end{array}$$

Результаты в C/C++11 MM:

undefined behavior.

MP-rlx-acq-na

$$\begin{array}{l} [f] :=_{\text{rlx}} 0; [d] :=_{\text{na}} 0; \\ [d] :=_{\text{na}} 5; \left\| \mathbf{repeat} [f]_{\text{acq}} \mathbf{end}; \right. \\ [f] :=_{\text{rlx}} 1 \left\| a :=_{\text{na}} [d] \right. \end{array}$$

Результаты в C/C++11 MM:

undefined behavior.

MP-rel-acq-na

$$\begin{array}{l} [f] :=_{\text{rlx}} 0; [d] :=_{\text{na}} 0; \\ [d] :=_{\text{na}} 5; \left\| \mathbf{repeat} [f]_{\text{acq}} \mathbf{end}; \right. \\ [f] :=_{\text{rel}} 1 \left\| a :=_{\text{na}} [d] \right. \end{array}$$

Результаты в C/C++11 MM:

$[a = 5]$.

MP-rel-acq-na-rlx

$$\begin{array}{l}
 [f] :=_{\text{rel}} 0; [d] :=_{\text{na}} 0; \\
 [d] :=_{\text{na}} 5; \\
 [f] :=_{\text{rel}} 1; \\
 [f] :=_{\text{rlx}} 2
 \end{array}
 \left\|
 \begin{array}{l}
 \mathbf{repeat} [f]_{\text{acq}} == 2 \mathbf{end}; \\
 a :=_{\text{na}} [d]
 \end{array}
 \right.$$

Результаты в C/C++11 MM:

[a = 5].

MP-rel-acq-na-rlx_2

$$\begin{array}{l}
 [f] :=_{\text{na}} 0; [d] :=_{\text{na}} 0; [x] :=_{\text{na}} 0; \\
 [d] :=_{\text{na}} 5; \\
 [f] :=_{\text{rel}} 1; \\
 [x] :=_{\text{rel}} 1; \\
 [f] :=_{\text{rlx}} 2
 \end{array}
 \left\|
 \begin{array}{l}
 \mathbf{repeat} [f]_{\text{acq}} == 2 \mathbf{end}; \\
 a :=_{\text{na}} [d] \\
 b :=_{\text{rlx}} [x]
 \end{array}
 \right.$$

Результаты в C/C++11 MM:

[a = 5, b = 0], [a = 5, b = 1].

MP-con-na

$$\begin{array}{l}
 [f] :=_{\text{rlx}} \mathbf{null}; [d] :=_{\text{na}} 0; \\
 [d] :=_{\text{na}} 5; \\
 [f] :=_{\text{rel}} d
 \end{array}
 \left\|
 \begin{array}{l}
 a :=_{\text{con}} [f]; \\
 \mathbf{if} a \neq \mathbf{null} \\
 \mathbf{then} b :=_{\text{na}} [a] \\
 \mathbf{else} b := 0 \\
 \mathbf{fi}
 \end{array}
 \right.$$

Результаты в C/C++11 MM:

[a = **null**, b = 0], [a = d, b = 5].

MP-con-na_2

$$\begin{array}{l}
[p] :=_{\text{na}} \mathbf{null}; [d] :=_{\text{na}} 0; [x] :=_{\text{na}} 0; \\
\left\| \begin{array}{l}
a :=_{\text{con}} [p]; \\
\mathbf{if} \ a \neq \mathbf{null} \\
\mathbf{then} \ b :=_{\text{na}} [a]; \\
\qquad \qquad \qquad c :=_{\text{rlx}} [x] \\
\mathbf{else} \ b := 0; c := 0 \\
\mathbf{fi}
\end{array} \right. \\
[x] :=_{\text{rlx}} 1; \\
[d] :=_{\text{na}} 1; \\
[p] :=_{\text{rel}} d
\end{array}$$

Результаты в C/C++11 MM:

$[a = \mathbf{null}, b = 0, c = 0], [a = d, b = 5, c = 0], [a = d, b = 5, c = 1]$.

MP-cas-rel-acq-na

$$\begin{array}{l}
\left\| \begin{array}{l}
[f] :=_{\text{rlx}} 1; [d] :=_{\text{na}} 0; \\
a := \mathbf{cas}_{\text{acq,rlx}}(f, 0, 1); \\
\mathbf{if} \ a == 0 \\
\mathbf{then} \ [d] :=_{\text{rlx}} 6 \\
\mathbf{else} \ 0 \\
\mathbf{fi}
\end{array} \right\| \begin{array}{l}
b := \mathbf{cas}_{\text{acq,rlx}}(f, 0, 1); \\
\mathbf{if} \ b == 0 \\
\mathbf{then} \ [d] :=_{\text{rlx}} 7 \\
\mathbf{else} \ 0 \\
\mathbf{fi}
\end{array} \\
[d] :=_{\text{na}} 5; \\
[f] :=_{\text{rel}} 0
\end{array}$$

Результаты в C/C++11 MM:

$[a = 0, b = 1], [a = 1, b = 0]$.

MP-cas-rel-rlx-na

$$\begin{array}{l}
\left\| \begin{array}{l}
[f] :=_{\text{rlx}} 1; [d] :=_{\text{na}} 0; \\
a := \mathbf{cas}_{\text{rlx,rlx}}(f, 0, 1); \\
\mathbf{if} \ a == 0 \\
\mathbf{then} \ [d] :=_{\text{rlx}} 6 \\
\mathbf{else} \ 0 \\
\mathbf{fi}
\end{array} \right\| \begin{array}{l}
b := \mathbf{cas}_{\text{rlx,rlx}}(f, 0, 1); \\
\mathbf{if} \ b == 0 \\
\mathbf{then} \ [d] :=_{\text{rlx}} 7 \\
\mathbf{else} \ 0 \\
\mathbf{fi}
\end{array} \\
[d] :=_{\text{na}} 5; \\
[f] :=_{\text{rel}} 0
\end{array}$$

Результаты в C/C++11 MM:

undefined behavior.

A.4 Корректность повторного чтения, CoRR

CoRR-rlx

$$[x] :=_{\text{rlx}} 0;$$

$$[x] :=_{\text{rlx}} 1 \parallel [x] :=_{\text{rlx}} 2 \parallel \begin{array}{l} a :=_{\text{rlx}} [x]; \\ b :=_{\text{rlx}} [x] \end{array} \parallel \begin{array}{l} c :=_{\text{rlx}} [x]; \\ d :=_{\text{rlx}} [x] \end{array}$$

В C/C++11 MM возможны все результаты, соответствующие $\{a, b, c, d\} \subseteq \{0, 1, 2\}$, кроме тех, в которых $a > b = 0$ или $c > d = 0$, а также

$$[a = 1, b = 2, c = 2, d = 1], [a = 2, b = 1, c = 1, d = 2].$$

CoRR-rel-acq

$$[x] :=_{\text{rel}} 0;$$

$$[x] :=_{\text{rel}} 1 \parallel [x] :=_{\text{rel}} 2 \parallel \begin{array}{l} a :=_{\text{acq}} [x]; \\ b :=_{\text{acq}} [x] \end{array} \parallel \begin{array}{l} c :=_{\text{acq}} [x]; \\ d :=_{\text{acq}} [x] \end{array}$$

В C/C++11 MM возможны все результаты, соответствующие $\{a, b, c, d\} \subseteq \{0, 1, 2\}$, кроме тех, в которых $a > b = 0$ или $c > d = 0$, а также

$$[a = 1, b = 2, c = 2, d = 1], [a = 2, b = 1, c = 1, d = 2].$$

A.5 Независимые чтения независимых записей, IRIW

IRIW-rlx

$$[x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0;$$

$$[x] :=_{\text{rlx}} 1 \parallel [y] :=_{\text{rlx}} 1 \parallel \begin{array}{l} a :=_{\text{rlx}} [x]; \\ b :=_{\text{rlx}} [y] \end{array} \parallel \begin{array}{l} c :=_{\text{rlx}} [y]; \\ d :=_{\text{rlx}} [x] \end{array}$$

В C/C++11 MM возможны все результаты, соответствующие $\{a, b, c, d\} \subseteq \{0, 1\}$.

IRIW-rel-acq

$$\begin{array}{l}
 [x] :=_{\text{rel}} 0; [y] :=_{\text{rel}} 0; \\
 [x] :=_{\text{rel}} 1 \parallel [y] :=_{\text{rel}} 1 \parallel \begin{array}{l} a :=_{\text{acq}} [x]; \\ b :=_{\text{acq}} [y] \end{array} \parallel \begin{array}{l} c :=_{\text{acq}} [y]; \\ d :=_{\text{acq}} [x] \end{array}
 \end{array}$$

В C/C++11 MM возможны все результаты, соответствующие $\{a, b, c, d\} \subseteq \{0, 1\}$.

IRIW-sc

$$\begin{array}{l}
 [x] := 0; [y] := 0; \\
 [x] := 1 \parallel [y] := 1 \parallel \begin{array}{l} a := [x]; \\ b := [y] \end{array} \parallel \begin{array}{l} c := [y]; \\ d := [x] \end{array}
 \end{array}$$

В C/C++11 MM возможны все результаты, соответствующие $\{a, b, c, d\} \subseteq \{0, 1\}$, кроме $[a = 1, b = 0, c = 1, d = 0]$.

A.6 Зависимость запись-чтение, WRC**WRC-rel-acq**

$$\begin{array}{l}
 [x] :=_{\text{rel}} 0; [y] :=_{\text{rel}} 0; \\
 [x] :=_{\text{rel}} 1 \parallel \begin{array}{l} a :=_{\text{acq}} [x]; \\ [y] :=_{\text{rel}} a \end{array} \parallel \begin{array}{l} b :=_{\text{acq}} [y]; \\ c :=_{\text{acq}} [x] \end{array}
 \end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0, c = 0], [a = 1, b = 0, c = 0],$$

$$[a = 1, b = 0, c = 1], [a = 1, b = 1, c = 1].$$

WRC-rlx

$$\begin{array}{l}
[x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\
[x] :=_{\text{rlx}} 1 \parallel \left\| \begin{array}{l} a :=_{\text{rlx}} [x]; \\ [y] :=_{\text{rlx}} a \end{array} \right\| \parallel \left\| \begin{array}{l} b :=_{\text{rlx}} [y]; \\ c :=_{\text{rlx}} [x] \end{array} \right\|
\end{array}$$

Результаты в C/C++11 MM:

$$\begin{array}{l}
[a = 0, b = 0, c = 0], [a = 1, b = 0, c = 0], \\
[a = 1, b = 0, c = 1], [a = 1, b = 1, c = 1], \\
[a = 1, b = 1, c = 0].
\end{array}$$

WRC-cas-rel

$$\begin{array}{l}
[x] :=_{\text{rel}} 0; [y] :=_{\text{rel}} 0; \\
[x] :=_{\text{rel}} 1; \parallel \left\| \begin{array}{l} a := \mathbf{cas}_{\text{rel,acq}}(y, 1, 2) \\ [y] :=_{\text{rel}} 1 \end{array} \right\| \parallel \left\| \begin{array}{l} b :=_{\text{acq}} [y]; \\ c :=_{\text{acq}} [x] \end{array} \right\|
\end{array}$$

Результаты в C/C++11 MM:

$$\begin{array}{l}
[a = 0, b = 0, c = 0], [a = 1, b = 0, c = 0], \\
[a = 1, b = 0, c = 1], [a = 1, b = 0, c = 1], \\
[a = 1, b = 1, c = 1], [a = 1, b = 1, c = 1], \\
[a = 1, b = 2, c = 1].
\end{array}$$

WRC-cas-rlx

$$\begin{array}{l}
[x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\
[x] :=_{\text{rlx}} 1; \parallel \left\| \begin{array}{l} a := \mathbf{cas}_{\text{rlx,rlx}}(y, 1, 2) \\ [y] :=_{\text{rel}} 1 \end{array} \right\| \parallel \left\| \begin{array}{l} b :=_{\text{acq}} [y]; \\ c :=_{\text{rlx}} [x] \end{array} \right\|
\end{array}$$

Результаты в C/C++11 MM:

$$\begin{array}{l}
[a = 0, b = 0, c = 0], [a = 1, b = 0, c = 0], \\
[a = 1, b = 0, c = 1], [a = 1, b = 0, c = 1], \\
[a = 1, b = 1, c = 1], [a = 1, b = 1, c = 1], \\
[a = 1, b = 2, c = 1].
\end{array}$$

A.7 “Значения из воздуха”, ООТА

ОТА-lb

$$\begin{array}{l} [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\ a :=_{rlx} [y]; \parallel b :=_{rlx} [x] \\ [x] :=_{rlx} a; \parallel [y] :=_{rlx} b \end{array}$$

C/C++11 MM разрешает для этой программы любой результат, в котором $a = b$.

ОТА-if

$$\begin{array}{l} [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\ a :=_{rlx} [y]; \parallel b :=_{rlx} [x]; \\ \mathbf{if} \ a \qquad \qquad \qquad \mathbf{if} \ b \\ \mathbf{then} \ [x] :=_{rlx} \ 1 \quad \mathbf{then} \ [y] :=_{rlx} \ 1 \\ \mathbf{else} \ a := 0 \qquad \qquad \mathbf{else} \ b := 0 \\ \mathbf{fi} \qquad \qquad \qquad \mathbf{fi} \end{array}$$

Результаты в C/C++11 MM:

$$[a = 0, b = 0], [a = 1, b = 1].$$

A.8 Независимые записи, WR

WR-rlx

$$\begin{array}{l} [x] :=_{rlx} 0; [y] :=_{rlx} 0; \\ [x] :=_{rlx} 1; \parallel [y] :=_{rlx} 1; \\ [y] :=_{rlx} 2 \parallel [x] :=_{rlx} 2 \\ a :=_{rlx} [x]; b :=_{rlx} [y] \end{array}$$

Результаты в C/C++11 MM:

$$[a = 1, b = 2], [a = 1, b = 2], [a = 1, b = 2], [a = 2, b = 2].$$

WR-rlx-rel

$$\begin{array}{l}
[x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; \\
[x] :=_{\text{rlx}} 1; \parallel [y] :=_{\text{rlx}} 1; \\
[y] :=_{\text{rel}} 2 \parallel [x] :=_{\text{rel}} 2 \\
a :=_{\text{rlx}} [x]; b :=_{\text{rlx}} [y]
\end{array}$$

Результаты в C/C++11 MM:

$$[a = 1, b = 2], [a = 1, b = 2], [a = 1, b = 2], [a = 2, b = 2].$$
WR-rel

$$\begin{array}{l}
[x] :=_{\text{rel}} 0; [y] :=_{\text{rel}} 0; \\
[x] :=_{\text{rel}} 1; \parallel [y] :=_{\text{rel}} 1; \\
[y] :=_{\text{rel}} 2 \parallel [x] :=_{\text{rel}} 2 \\
a :=_{\text{acq}} [x]; b :=_{\text{acq}} [y]
\end{array}$$

Результаты в C/C++11 MM:

$$[a = 1, b = 2], [a = 1, b = 2], [a = 1, b = 2], [a = 2, b = 2].$$
A.9 Спекулятивное исполнение, SE**SE-simple**

$$\begin{array}{l}
[x] :=_{\text{rlx}} 0; [y] :=_{\text{rlx}} 0; [z] :=_{\text{rlx}} 0; \\
a :=_{\text{rlx}} [x]; \parallel \begin{array}{l} b :=_{\text{rlx}} [y]; \\ \mathbf{if} \ b \\ \mathbf{then} \ [x] :=_{\text{rlx}} \ 1 \\ \mathbf{else} \ \text{skip} \\ \mathbf{fi} \end{array} \\
\mathbf{if} \ a \\ \mathbf{then} \ [z] :=_{\text{rlx}} \ 1; \\ \quad [y] :=_{\text{rlx}} \ 1 \\ \mathbf{else} \ [y] :=_{\text{rlx}} \ 1 \\ \mathbf{fi} \\ c :=_{\text{rlx}} [z]
\end{array}$$

Результаты в C/C++11 MM:

$$\begin{array}{l}
[a = 0, b = 0, c = 0], [a = 0, b = 1, c = 0], \\
[a = 1, b = 1, c = 1].
\end{array}$$

SE-prop

```

    [x] :=rlx 0; [y] :=rlx 0; [z] :=rlx 0;
a :=rlx [x];
if a
then [z] :=rlx 1;
    a :=rlx [z];
    [y] :=rlx a
else [y] :=rlx 1
fi

```

<pre> b :=_{rlx} [y]; if b then [x] :=_{rlx} 1 else skip fi </pre>
--

```

    c :=rlx [z]

```

Результаты в C/C++11 MM:

$[a = 0, b = 0, c = 0], [a = 0, b = 1, c = 0],$
 $[a = 1, b = 1, c = 1].$

SE-nested

```

    [x] :=rlx 0; [y] :=rlx 0; [z] :=rlx 0; [f] :=rlx 0;
a :=rlx [x];
if a
then d :=rlx [f];
    if d
    then [z] :=rlx 1;
        [y] :=rlx 1
    else [y] :=rlx 1
    fi
else [y] :=rlx 1
fi

```

<pre> b :=_{rlx} [y]; if a then [f] :=_{rlx} 1; [x] :=_{rlx} 1 else skip fi </pre>
--

```

    c :=rlx [z]

```

Результаты в C/C++11 MM:

$[a = 0, b = 0, c = 0, d = \perp], [a = 0, b = 1, c = 0, d = \perp],$
 $[a = 1, b = 1, c = 0, d = 0], [a = 1, b = 1, c = 1, d = 1].$

A.10 ARM-weak

$$\begin{array}{l}
 [x] := 0; [y] := 0; \\
 a := [x]; //1 \parallel b := [x]; \parallel c := [y]; \\
 [x] := 1 \parallel [y] := b \parallel [x] := c
 \end{array}$$

Результаты в C/C++11 MM:

$[a = 0, b = 0, c = 0], [a = 0, b = 1, c = 0], [a = 0, b = 1, c = 1], [a = 1, b = 1, c = 1]$.

A.11 Блокировки

Блокировка Деккера

$$\begin{array}{l}
 [x] :=_{\text{rel}} 0; [y] :=_{\text{rel}} 0; [d] :=_{\text{na}} 0; \\
 [x] :=_{\text{rel}} 1; \parallel [y] :=_{\text{rel}} 1; \\
 a :=_{\text{acq}} [y]; \parallel b :=_{\text{acq}} [x]; \\
 \mathbf{if} \ a == 0 \parallel \mathbf{if} \ b == 0 \\
 \mathbf{then} \ [d] :=_{\text{na}} 5 \parallel \mathbf{then} \ [d] :=_{\text{na}} 6 \\
 \mathbf{else} \ \mathbf{skip} \parallel \mathbf{else} \ \mathbf{skip} \\
 \mathbf{fi} \parallel \mathbf{fi}
 \end{array}$$

Результаты в C/C++11 MM:

undefined behavior.

Блокировка Коэна [66]

$[x] :=_{\text{rel}} 0; [y] :=_{\text{rel}} 0; [d] :=_{\text{na}} 0;$	
$[x] :=_{\text{rel}} \mathbf{choice} 1\ 2;$	$[y] :=_{\text{rel}} \mathbf{choice} 1\ 2;$
repeat $[y]_{\text{acq}}$ end;	repeat $[x]_{\text{acq}}$ end;
$a :=_{\text{acq}} [x];$	$c :=_{\text{acq}} [x];$
$b :=_{\text{acq}} [y];$	$d :=_{\text{acq}} [y];$
if $a == b$	if $c \neq d$
then $[d] :=_{\text{na}} 5$	then $[d] :=_{\text{na}} 6$
else skip	else skip
fi	fi

Результаты в C/C++11 MM:

$[a = 1, b = 1, c = 1, d = 1], [a = 1, b = 2, c = 1, d = 2],$

$[a = 2, b = 1, c = 2, d = 1], [a = 2, b = 2, c = 2, d = 2].$

Приложение Б. Правила переходов и вспомогательные функции машины ARMv8 POP

$$\begin{aligned} & \text{tape} \triangleq \text{tapef}(tid) \quad \text{tape}(\text{path}) = \perp \quad \text{path.last} < \text{size}(\text{cmds}) \\ & \exists \text{path}' . (\text{tape}(\text{path}') \neq \perp \vee \text{path}' = []) \wedge \text{path} \in \text{next-path}(\text{path}', \text{cmds}, \text{tape}) \\ & \text{tape}' \triangleq \text{tape}[\text{path} \mapsto \text{get-new-tapecell}(\text{cmds}[\text{path.last}])] \end{aligned}$$

$$\text{Prog}[\text{tid} \mapsto \text{cmds}] \vdash \langle M_{\text{POP}}, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Fetch instruction } tid \text{ path}} \langle M_{\text{POP}}, \text{iordf}, \text{tapef}[\text{tid} \mapsto \text{tape}'] \rangle$$

$$\begin{aligned} & e \in \text{Evt} \quad \neg \text{Prop}(tid, e) \quad \forall e' <_{\text{Ord}} e. \text{Prop}(tid, e') \quad \text{Prop}' \triangleq \text{Prop} \cup \{(tid, e)\} \\ & \text{Ord}' \triangleq (\text{Ord} \cup \{(e, e') \mid \text{Prop}(tid, e') \wedge \neg \text{Prop}(e.tid, e'), e \not\rightarrow e', \neg(e' <_{\text{Ord}} e)\})^+ \end{aligned}$$

$$\text{Prog} \vdash \langle \langle \text{Evt}, \text{Ord}, \text{Prop} \rangle, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Propagate } e \text{ tid}} \langle \langle \text{Evt}, \text{Ord}', \text{Prop}' \rangle, \text{iordf}, \text{tapef} \rangle$$

$$\begin{aligned} & \text{tape} \triangleq \text{tapef}(tid) \quad \text{tape}(\text{path}) = \text{If none } k \quad \text{val} \triangleq \llbracket \text{expr} \rrbracket_{\text{com}} \in \mathbb{Z} \\ & \text{prev-branches-committed}(\text{path}, \text{tape}) \\ & (st_{\text{ifgoto}}, \text{tape}') \triangleq \text{tape-upd-IfGoto}(\text{val}, k, \text{path}, \text{tape}) \\ & M'_{\text{POP}} \triangleq \text{delete-upd-reads}(tid, \text{tape}', M_{\text{POP}}) \end{aligned}$$

$$\text{Prog} \vdash \langle M_{\text{POP}}, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Branch commit } tid \text{ path}} \langle M'_{\text{POP}}, \text{iordf}, \text{tapef}' \rangle$$

$$\begin{aligned} & \text{tapef}(tid, \text{path}) = \text{F none } \text{ld} \quad \text{tapef}' \triangleq \text{tapef}[(tid, \text{path}) \mapsto \text{F com } \text{ld}] \\ & \text{prev-reads-committed}(\text{path}, \text{tapef}(tid)) \quad \text{prev-fences-committed}(\text{path}, \text{tape}(tid)) \\ & \text{prev-branches-committed}(\text{path}, \text{tapef}(tid)) \end{aligned}$$

$$\text{Prog} \vdash \langle M_{\text{POP}}, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Fence commit } \text{ld } tid \text{ path}} \langle M_{\text{POP}}, \text{iordf}, \text{tapef}' \rangle$$

$$\begin{aligned} & \text{tapef}(tid, \text{path}) = \text{F none } \text{sy} \quad \text{tapef}' \triangleq \text{tapef}[(tid, \text{path}) \mapsto \text{F com } \text{sy}] \\ & \text{prev-instr-committed}(\text{path}, \text{tapef}(tid)) \\ & M'_{\text{POP}} \triangleq \text{accept-request}(\langle tid, \text{path}, \text{dmb} \rangle, M_{\text{POP}}) \end{aligned}$$

$$\text{Prog} \vdash \langle M_{\text{POP}}, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Fence commit } \text{sy } tid \text{ path}} \langle M'_{\text{POP}}, \text{iordf}, \text{tapef}' \rangle$$

$$\begin{aligned} & \text{tapef}(tid, \text{path}) = \text{W none} \quad \text{Prog}(tid)[\text{path.last}] = \llbracket [\text{expr}_0] := \text{expr}_1 \rrbracket \\ & \llbracket [\text{expr}_0] \rrbracket = \ell \quad \llbracket [\text{expr}_1] \rrbracket = \text{val} \quad \text{tapef}' = \text{tapef}[(tid, \text{path}) \mapsto \text{W}(\text{pending } \ell \text{ val})] \end{aligned}$$

$$\text{Prog} \vdash \langle M_{\text{POP}}, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Write pending } tid \text{ path } \ell \text{ val}} \langle M_{\text{POP}}, \text{iordf}, \text{tapef}' \rangle$$

$$\begin{aligned} & \text{tape} \triangleq \text{tapef}(tid) \quad \text{tape}(\text{path}) = \text{W}(\text{pending } \ell \text{ val}) \quad \text{cmds} \triangleq \text{Prog}(tid) \\ & \text{cmds}[\text{path.last}] = \llbracket [\text{expr}_0] := \text{expr}_1 \rrbracket \quad \llbracket [\text{expr}_0] \rrbracket_{\text{com}} = \ell \quad \llbracket [\text{expr}_1] \rrbracket_{\text{com}} = \text{val} \\ & \text{prev-fences-committed}(\text{path}, \text{tape}) \quad \text{prev-branches-committed}(\text{path}, \text{tape}) \\ & \text{prev-fully-determined}(\text{path}, \text{tape}) \quad \text{no-prev-restartable-reads-from-loc}(\ell, \text{path}, \text{tape}) \\ & \text{im} \triangleq \text{no-following-com-writes-to-loc}(\ell, \text{path}, \text{tape}) \\ & \text{tape}' \triangleq \text{tape-upd-Wcom}(\text{im}, \ell, \text{val}, \text{cmds}, tid, \text{path}, \text{tape}) \\ & \text{tapef}' = \text{tapef}[\text{tid} \mapsto \text{tape}'] \quad M'_{\text{POP}} \triangleq \text{delete-upd-reads}(tid, \text{tape}', M_{\text{POP}}) \\ & M'_{\text{POP}} \triangleq \text{if } \text{im} \text{ then } \text{accept-request}(\langle tid, \text{path}, \text{wr } \ell : \text{val} \rangle, M'_{\text{POP}}) \text{ else } M'_{\text{POP}} \end{aligned}$$

$$\langle M_{\text{POP}}, \text{iordf}, \text{tapef}, \text{Prog} \rangle \xrightarrow[\text{ARM}]{\text{Write commit } tid \text{ path } \ell \text{ val}} \langle M'_{\text{POP}}, \text{iordf}, \text{tapef}', \text{Prog} \rangle$$

$\begin{aligned} & \text{tape} \triangleq \text{tapef}(\text{tid}) \quad \text{tape}(\text{path}) = \mathbf{R} \text{ none} \\ & \text{Prog}(\text{tid})[\text{path}.\text{last}] = \text{“reg} = [\text{expr}] \text{”} \quad \llbracket \text{expr} \rrbracket = \ell \quad e \triangleq \langle \text{tid}, \text{path}, \text{rd } \ell \rangle \\ & \text{tapef}' = \text{tapef}[(\text{tid}, \text{path}) \mapsto \mathbf{R} (\text{requested } \ell)] \quad \text{prev-fences-committed}(\text{path}, \text{tape}) \\ & \text{iord}' \triangleq \text{append}(e, \text{iordf}(\text{tid})) \quad \text{iordf}' = \text{iordf}[\text{tid} \mapsto \text{iord}'] \quad M'_{\text{POP}} \triangleq \text{accept-request}(e, M_{\text{POP}}) \end{aligned}$
<hr/> $\text{Prog} \vdash \langle M_{\text{POP}}, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Read issue } \text{tid path } \ell} \langle M'_{\text{POP}}, \text{iordf}', \text{tapef}' \rangle$
$\begin{aligned} & \text{tape} \triangleq \text{tapef}(\text{tid}) \quad \text{tape}(\text{path}) = \mathbf{R} (\text{requested } \ell) \quad e \triangleq \langle \text{tid}, \text{path}, \text{rd } \ell \rangle \quad e' \triangleq \langle \text{tid}', \text{path}', \text{wr } \ell : \text{val} \rangle \\ & \langle \text{Evt}, \text{Ord}, \text{Prop} \rangle \triangleq M_{\text{POP}} \quad \{e, e'\} \subseteq \text{Evt} \quad e' <_{\text{Ord}} e \quad \text{propagated-to-same-threads}(e, e', \text{Prop}) \\ & \quad \forall e^*, e' <_{\text{Ord}} e^* <_{\text{Ord}} e, \text{getl}(e^*) \neq \ell \wedge \text{fully-propagated}(e^*, \text{Prop}) \\ & \quad \quad \neg \text{prev-read-from-other-write}(\ell, e', \text{tid}, \text{path}, \text{iordf}(\text{tid})) \\ & \text{tape}' \triangleq \text{tape-upd-Rsat}(\text{pln}, \ell, \text{val}, \text{cmds}, \text{tid}, \text{path}, \text{tid}', \text{path}', \text{tape}) \\ & \text{tapef}' = \text{tapef}[\text{tid} \mapsto \text{tape}'] \quad M'_{\text{POP}} \triangleq \text{delete-upd-reads}(\text{tid}, \text{tape}', M_{\text{POP}}) \end{aligned}$
<hr/> $\text{Prog} \vdash \langle M_{\text{POP}}, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Read satisfy } \text{tid path tid}' \text{ path}' \ell \text{ val}} \langle M'_{\text{POP}}, \text{iordf}, \text{tapef}' \rangle$
$\begin{aligned} & \text{tape} \triangleq \text{tapef}(\text{tid}) \quad \text{tape}(\text{path}) = \mathbf{R} (\text{requested } \ell) \quad e \triangleq \langle \text{tid}, \text{path}, \text{rd } \ell \rangle \quad e' \triangleq \langle \text{tid}', \text{path}', \text{wr } \ell : \text{val} \rangle \\ & \langle \text{Evt}, \text{Ord}, \text{Prop} \rangle \triangleq M_{\text{POP}} \quad \{e, e'\} \subseteq \text{Evt} \quad e' <_{\text{Ord}} e \quad \text{propagated-to-same-threads}(e, e', \text{Prop}) \\ & \quad \forall e^*, e' <_{\text{Ord}} e^* <_{\text{Ord}} e, \text{getl}(e^*) \neq \ell \wedge \text{fully-propagated}(e^*, \text{Prop}) \\ & \quad \quad \text{prev-read-from-other-write}(\ell, e', \text{tid}, \text{path}, \text{iordf}(\text{tid})) \\ & \text{tape}' \triangleq \text{tape}[\text{path} \mapsto \mathbf{R} \text{ none}] \quad \text{tapef}' = \text{tapef}[\text{tid} \mapsto \text{tape}'] \\ & \quad M'_{\text{POP}} \triangleq \text{delete-upd-reads}(\text{tid}, \text{tape}', M_{\text{POP}}) \end{aligned}$
<hr/> $\text{Prog} \vdash \langle M_{\text{POP}}, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Read satisfy (fail) } \text{tid path tid}' \text{ path}' \ell \text{ val}} \langle M'_{\text{POP}}, \text{iordf}, \text{tapef}' \rangle$
$\begin{aligned} & \text{tape} \triangleq \text{tapef}(\text{tid}) \quad \text{tape}(\text{path}) = \mathbf{R} \text{ none} \quad \text{tape}(\text{path}') = \mathbf{W} (\text{pending } \ell \text{ val}) \\ & \text{path}' < \text{path} \quad \text{cmds} \triangleq \text{Prog}(\text{tid}) \quad \text{cmds}[\text{path}.\text{last}] = \text{“reg} = [\text{expr}] \text{”} \quad \llbracket \text{expr} \rrbracket^{\text{path}} = \ell \\ & \quad \text{no-writes-to-loc-in-between}(\ell, \text{cmds}, \text{path}', \text{path}, \text{tape}) \\ & \quad \text{no-different-write-reads-in-between}(\ell, \text{tid}, \text{path}', \text{path}, \text{tape}) \\ & \text{tape}' \triangleq \text{tape-upd-Rsat}(\text{inflight}, \ell, \text{val}, \text{cmds}, \text{tid}, \text{path}, \text{tid}, \text{path}', \text{tape}) \\ & \text{tapef}' = \text{tapef}[\text{tid} \mapsto \text{tape}'] \quad M_{\text{POP}} \triangleq \text{delete-upd-reads}(\text{tid}, \text{tape}', M_{\text{POP}}) \end{aligned}$
<hr/> $\text{Prog} \vdash \langle M_{\text{POP}}, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Read satisfy from in-flight write } \text{tid path path}' \ell \text{ val}} \langle M'_{\text{POP}}, \text{iordf}, \text{tapef}' \rangle$
$\begin{aligned} & \text{tape} \triangleq \text{tapef}(\text{tid}) \quad \text{tape}(\text{path}) = \mathbf{R} (\text{sat } \text{sat-state } \langle \text{tid}', \text{path}', \text{wr } \ell : \text{val} \rangle) \\ & \text{sat-state} \neq \text{com} \quad \text{cmds} \triangleq \text{Prog}(\text{tid}) \quad \text{prev-fully-determined}(\text{path}, \text{tape}) \\ & \quad \text{prev-fences-committed}(\text{path}, \text{tape}) \quad \text{prev-branches-committed}(\text{path}, \text{tape}) \\ & \text{path}'' = \max\{\text{path}^* < \text{path} \mid \text{cmds}[\text{path}^*.\text{last}] = \text{“}[\text{expr}_0] := \text{expr}_1 \llbracket \text{expr}_0 \rrbracket_{\text{com}}^{\text{path}^*} = \ell \} \\ & \text{if } (\text{tid}', \text{path}') = (\text{tid}, \text{path}'') \text{ then } \text{tape}(\text{path}') \text{ is fully determined else } \text{tape}(\text{path}') \text{ is committed} \\ & \quad \text{reads-in-between-committed}(\text{path}'', \text{path}, \text{tape}, \text{cmds}) \\ & \text{tape}' \triangleq \text{tape}[\text{path} \mapsto \mathbf{R} (\text{sat com } \langle \text{tid}', \text{path}', \text{wr } \ell : \text{val} \rangle)] \quad \text{tapef}' = \text{tapef}[\text{tid} \mapsto \text{tape}'] \end{aligned}$
<hr/> $\text{Prog} \vdash \langle M_{\text{POP}}, \text{iordf}, \text{tapef} \rangle \xrightarrow[\text{ARM}]{\text{Read commit } \text{tid path}} \langle M_{\text{POP}}, \text{iordf}, \text{tapef}' \rangle$

$\text{prev-instr-committed}(path, tape) \triangleq \forall path' < path, tape(path')$ is committed.

$\text{prev-reads-committed}(path, tape) \triangleq \forall path' < path, tape(path') = R _ \Rightarrow tape(path')$ is committed.

$\text{prev-fences-committed}(path, tape) \triangleq \forall path' < path, tape(path') = F st_{fence} _ \Rightarrow st_{fence} = \text{com}$.

$\text{prev-branches-committed}(path, tape) \triangleq \forall path' < path, tape(path') = If st_{ifgoto} _ \Rightarrow st_{ifgoto} \neq \text{none}$.

$\text{prev-fully-determined}(path, tape) \triangleq \forall path' < path, tape(path')$ has a fully determined address.

$\text{no-prev-restartable-reads-from-loc}(\ell, path, tape) \triangleq$

$\forall path' < path, reg, expr, tape(path') = R st_{read}, cmds[path'.last] = \text{“}reg = [expr] [[expr]] = \ell \Rightarrow st_{read} = \text{sat} _ _ \wedge tape(path')$ can't be restarted.

$\text{no-following-com-writes-to-loc}(\ell, path, tape) \triangleq \nexists path' > path, tape(path') = W (\text{com} _ \ell _)$.

$\text{tape-upd-IfGoto}(val, k, path, tape) \triangleq$

let $st_{ifgoto} \triangleq$ if $val \neq 0$ then taken else ignored in

let $path_{drop} \triangleq$ if $val \neq 0$ then append $(path.last + 1, path)$ else append $(path.last + k, path)$ in

$(st_{ifgoto}, \lambda path' \rightarrow$

if $\text{prefix}(path_{drop}, path')$ then \perp

elif $path' = path$ then $If st_{ifgoto} k$

else $tape(path')$).

$\text{reads-in-between-committed}(path'', path, tape, cmds) \triangleq$

$\forall path^* > path'', path^* < path,$

$cmds[path^*.last] = \text{“}reg = [expr] [[expr]]_{com}^{path^*} = x \Rightarrow tape(path^*)$ is committed.

$\text{no-writes-to-loc-in-between}(\ell, cmds, path', path, tape) \triangleq$

$\nexists path^* > path', path^* < path, cmds[path^*.last] = \text{“}[expr_0] := expr_1 [[expr_0]]^{path^*} = \ell$.

$\text{no-different-write-reads-in-between}(\ell, tid', path', path, tape) \triangleq$

$\nexists tid'' \neq tid', path'' \neq path', path^* > path', path^* < path, tape(path^*) = R (\text{sat} _ \langle tid'', path'', wr \ell : _ \rangle)$.

$\text{delete-upd-reads}(tid, tape, \langle Evt, Ord, Prop \rangle) \triangleq$

let $to\text{-delete} \triangleq \{e \in Evt \mid e.tid = tid, tape'(e.path) \neq R (\text{requested} _)\}$ in

let $Evt' \triangleq Evt \setminus to\text{-delete}$ in

let $Prop' = Prop \setminus (\mathbb{N} \times to\text{-delete})$ in

let $Ord' = (Ord \setminus (Evt \times to\text{-delete} \cup to\text{-delete} \times Evt) \setminus \leftrightarrow)^+$ in

$\langle Evt', Ord', Prop' \rangle$.

$\text{accept-request}(e, \langle Evt, Ord, Prop \rangle) \triangleq$

let $Evt' = Evt \cup \{e\}$ in

let $Prop' = Prop[tid \mapsto Prop(tid) \cup \{e\}]$ in

let $Ord' = (Ord \cup \{(e', e) \mid e' \in Prop(tid), e' \not\rightarrow e\})^+$ in

$\langle Evt', Ord', Prop' \rangle$.

$\text{propagated-to-same-threads}(e, e', Prop) \triangleq \{tid \mid Prop(tid, e)\} = \{tid \mid Prop(tid, e')\}$
 $\text{fully-propagated}(e, Prop) \triangleq \forall tid, Prop(tid, e) \vee \nexists e'. Prop(tid, e')$
 $\text{get}\ell(e) \triangleq \text{match } e \text{ with } \langle _, _, \text{rd } \ell \rangle \mid \langle _, _, \text{wr } \ell : _ \rangle \rightarrow \ell \mid _ \rightarrow \perp \text{ end.}$

$\text{prev-read-from-other-write}(\ell, e', tid, path, iord) \triangleq$
 $\exists path^* < path,$
 $\text{last_index}(\langle tid, path^*, \text{rd } \ell \rangle, iord) > \text{last_index}(\langle tid, path, \text{rd } \ell \rangle, iord),$
 $\text{tape}(path^*) = \mathbf{R}(\text{sat } _ \text{ req}), \text{req} \neq e'.$

$\text{get-new-tapecell}(S) \triangleq$
 $\text{match } S \text{ with}$
 $\mid \text{“reg := [expr]”} \rightarrow \mathbf{R} \text{ none}$
 $\mid \text{“[expr}_0\text{] := expr}_1\text{”} \rightarrow \mathbf{W} \text{ none}$
 $\mid \text{“fence(fmod}_{\text{ARM}}\text{)”} \rightarrow \mathbf{F} \text{ none } fmod_{\text{ARM}}$
 $\mid \text{“if expr goto k”} \rightarrow \mathbf{I} \text{f none } k$
 $\mid \text{“reg = expr”} \rightarrow \mathbf{A} \text{ssign}$
 $\mid \text{“nop”} \rightarrow \mathbf{N} \text{op}$
 end.

$e <_{\text{Ord}} e' \triangleq (e, e') \in \text{Ord}.$
 $\langle tid, path, \text{reqinfo} \rangle \hookrightarrow \langle tid', path', \text{reqinfo}' \rangle \triangleq$
 $\underline{\text{if}} \text{sy} \in \{\text{reqinfo}, \text{reqinfo}'\} \underline{\text{then}} \text{false}$
 $\underline{\text{elif}} \text{reqinfo.l} = \text{reqinfo'.l} \neq \perp \underline{\text{then}} \text{false}$
 $\underline{\text{else}} \text{true}.$

$\text{next-path}(path, \text{cmds}, \text{tape}) \triangleq \text{filter}(\lambda path' \rightarrow path'.\text{last} < \text{size}(\text{cmds}),$
 $\underline{\text{if}} path = [] \underline{\text{then}} \{[0]\}$
 $\underline{\text{elif}} \text{tape}(path) = \perp \underline{\text{then}} \emptyset$
 $\underline{\text{elif}} \exists k, \text{tape}(path) = \mathbf{I} \text{f none } k \underline{\text{then}} \{\text{snoc}(path, path.\text{last} + 1), \text{snoc}(path, path.\text{last} + k)\}$
 $\underline{\text{elif}} \exists k, \text{tape}(path) = \mathbf{I} \text{f taken } k \underline{\text{then}} \{\text{snoc}(path, path.\text{last} + k)\}$
 $\underline{\text{else}} \{\text{snoc}(path, path.\text{last} + 1)\}).$

$\text{tape-upd-restart}(\text{cmds}, tid, \text{tape}) \triangleq$
 $\text{fixpoint}(\lambda \text{tape}' \rightarrow$
 $\lambda path \rightarrow$
 $\underline{\text{if}} \text{cmds}[path.\text{last}] = \text{“reg = [expr]”} \wedge \llbracket \text{expr} \rrbracket^{path} = \perp$
 $\underline{\text{then}} \mathbf{R} \text{ none}$
 $\underline{\text{elif}} \exists path'', \text{tape}'(path) = \mathbf{R}(\text{sat inflight } \langle tid, path'', \text{wr } _ : _ \rangle) \wedge \text{tape}'(path'') = \mathbf{W} \text{ none}$
 $\underline{\text{then}} \mathbf{R} \text{ none}$
 $\underline{\text{elif}} \text{cmds}[path.\text{last}] = \text{“[expr}_0\text{] = expr}_1\text{”} \wedge (\llbracket \text{expr}_0 \rrbracket^{path} = \perp \vee \llbracket \text{expr}_1 \rrbracket^{path} = \perp)$
 $\underline{\text{then}} \mathbf{W} \text{ none}$
 $\underline{\text{else}} \text{tape}'(path))(tape).$

$$\begin{aligned} & \text{tape-upd-Wcom}(im, \ell, val, cmds, tid, path, tape) \triangleq \\ & \text{tape-upd-restart}(cmds, tid, \\ & \quad \lambda path' \rightarrow \\ & \quad \underline{\text{if}} \text{ path}' = \text{path} \underline{\text{then}} \text{ W (com im } \ell \text{ val)} \\ & \quad \underline{\text{elif}} \text{ path}' < \text{path} \underline{\text{then}} \text{ tape(path')} \\ & \quad \underline{\text{elif}} \text{ tape(path')} = \text{R (sat inflight } \langle tid, path, \text{wr } \ell : val \rangle) \\ & \quad \quad \underline{\text{then}} \text{ tape(path')} = \text{R (sat pln } \langle tid, path, \text{wr } \ell : val \rangle) \\ & \quad \underline{\text{elif}} \text{ tape(path')} = \text{R (requested } \ell) \underline{\text{then}} \text{ R none} \\ & \quad \underline{\text{elif}} \exists path'' < \text{path}, \text{tape(path')} = \text{R (sat inflight } \langle tid, path'', \text{wr } \ell : _ \rangle) \underline{\text{then}} \text{ R none} \\ & \quad \underline{\text{elif}} \exists tid'', path'', \neg(tid'' = tid \wedge path'' \geq \text{path}) \wedge \text{tape(path')} = \text{R (sat pln } \langle tid'', path'', \text{wr } \ell : _ \rangle) \\ & \quad \quad \underline{\text{then}} \text{ R none} \\ & \quad \underline{\text{else}} \text{ tape(path')}. \end{aligned}$$

$$\begin{aligned} & \text{tape-upd-Rsat}(sat\text{-state}, \ell, val, cmds, tid, path, tid', path', tape) \triangleq \\ & \text{tape-upd-restart}(cmds, tid, \\ & \quad \lambda path'' \rightarrow \\ & \quad \underline{\text{if}} \text{ path}'' = \text{path} \underline{\text{then}} \text{ R (sat sat-state } \langle tid', path', \text{wr } \ell : val \rangle) \\ & \quad \underline{\text{elif}} \text{ path}'' < \text{path} \underline{\text{then}} \text{ tape(path'')} \\ & \quad \underline{\text{elif}} \exists path^* < \text{path}, \text{tape(path'')} = \text{R (sat inflight } \langle tid, path^*, \text{wr } \ell : _ \rangle) \underline{\text{then}} \text{ R none} \\ & \quad \underline{\text{elif}} \exists tid^*, path^*, \neg(tid^* = tid \wedge path^* > \text{path}) \wedge \neg(tid^* = tid' \wedge path^* = \text{path}') \wedge \\ & \quad \quad \text{tape(path'')} = \text{R (sat pln } \langle tid^*, path^*, \text{wr } \ell : _ \rangle) \underline{\text{then}} \text{ R none} \\ & \quad \underline{\text{else}} \text{ tape(path'')}. \end{aligned}$$

Приложение В. Доказательство вспомогательных лемм о симуляции модели ARM+τ

В.1 Базовые леммы

Лемма 5. $\forall(\mathbf{a}, \mathbf{p}) \in \mathcal{I}_{\text{pre}}. \exists \mathbf{p}'. \text{Prog} \vdash \mathbf{p} \xrightarrow{\text{Promise}} \mathbf{p}' \wedge (\mathbf{a}, \mathbf{p}') \in \mathcal{I}_{\text{pre}} \cup \mathcal{I}.$

Доказательство. Зафиксируем \mathbf{a}, \mathbf{p} . Поскольку $(\mathbf{a}, \mathbf{p}) \in \mathcal{I}_{\text{pre}}$, то $\mathcal{I}_{\text{Promise is n't up to ARM}}(\mathbf{a}, \mathbf{p})$ выполняется. Как следствие, существует единственный поток с идентификатором tid , плёнка $tape = \mathbf{a}.tape_f(tid)$ и путь $path = \mathbf{p}.TS(tid).path$ такие, что экземпляр $tape(path)$ завершён. Далее в доказательстве мы конструируем состояние обещающей машины \mathbf{p}' такое, что оно удовлетворяет утверждению теоремы.

Введём следующие обозначения:

$$\begin{array}{ll}
 cmds & \triangleq Prog(tid); \\
 \langle view_{\text{cur}}, view_{\text{acq}}, view_{\text{rel}} \rangle & \triangleq \mathbf{p}.TS(tid).V; \\
 view'_{\text{cur}}, view'_{\text{acq}}, view'_{\text{rel}} & \triangleq \mathbf{p}'.TS(tid).V; \\
 path' & \triangleq \mathbf{p}'.TS(tid).path; \\
 st & \triangleq \mathbf{p}.TS(tid).st; \\
 st' & \triangleq \mathbf{p}'.TS(tid).st; \\
 promises' & \triangleq \mathbf{p}'.TS(tid).promises; \\
 promises & \triangleq \mathbf{p}.TS(tid).promises; \\
 H & \triangleq \mathbf{a}.H.
 \end{array}$$

Мы покажем, что обещающая машина в состоянии \mathbf{p} может сделать переход, связанный с $tape(path)$, в состояние \mathbf{p}' , и при этом будет выполняться $(\mathbf{a}, \mathbf{p}') \in \mathcal{I}_{\text{pre}} \cup \mathcal{I}$. Далее мы проведём разбор вариантов состояния экземпляра $tape(path)$.

Очевидно, что для любого нового состояния \mathbf{p}' , такого что $\mathbf{p} \xrightarrow{\text{Promise}} \mathbf{p}'$, выполняется $(\mathbf{a}, \mathbf{p}') \in \mathcal{I}_{\text{reach}} \cap \mathcal{I}_{\text{mem3}}$. Выполнение $\mathcal{I}_{\text{prefix}}(\mathbf{a}, \mathbf{p}')$ следует из того, что $path' \in \text{next-path}(path, cmds, tape)$, $\mathcal{I}_{\text{Next-Committed}}^{\text{ARM}}(\mathbf{a})$, и исполнение экземпляра $tape(path)$ завершено. Поскольку переход $\mathbf{p} \xrightarrow{\text{Promise}} \mathbf{p}'$ будет использован для того, чтобы “нагнать” исполнение машины ARM+τ, то он не является переходом **Завершение записи**. Как следствие, $\mathbf{p}'.M = \mathbf{p}.M$, и утверждение $\mathcal{I}_{\text{mem2}}(\mathbf{a}, \mathbf{p}')$ следует из $\mathcal{I}_{\text{mem2}}(\mathbf{a}, \mathbf{p})$. Кроме того, очевидно, что будет выполняться либо $\mathcal{I}_{\text{Promise is up to ARM}}(\mathbf{a}, \mathbf{p}')$, либо $\mathcal{I}_{\text{Promise is n't up to ARM}}(\mathbf{a}, \mathbf{p}')$ в зависимости от завершённости экземпляра $tape(path')$.

Рассмотрим варианты состояния (завершённого) экземпляра $tape(path)$.

– $tape(path) = \text{Nor}$, $tape(path) = \text{Assign}$ или $tape(path) = \text{If } st_{\text{ifgoto}} k$.

Во всех трёх случаях переход обещающей машины $\mathbf{p} \xrightarrow{\text{Promise}} \mathbf{p}'$ будет внутренним, т.е. ε -переходом. Поскольку ε -переход не меняет состояние памяти, то утверждение $\mathcal{I}_{\text{mem1}}(\mathbf{a}, \mathbf{p}')$ непосредственно следует из $\mathcal{I}_{\text{mem1}}(\mathbf{a}, \mathbf{p})$. Аналогично выполняются $\mathcal{I}_{\text{view}}(\mathbf{a}, \mathbf{p}')$ (поскольку $\mathbf{p}'.\mathcal{TS}(tid).V = \mathbf{p}.\mathcal{TS}(tid).V$), $\mathcal{I}_{\text{state}}(\mathbf{a}, \mathbf{p}')$ (поскольку $\mathbf{p}'.\mathcal{TS}(tid).st = \mathbf{p}.\mathcal{TS}(tid).st$ и $\text{regf}_{\text{com}}(\text{cmds}(tid), \text{tape}, \text{path}') = \text{regf}_{\text{com}}(\text{cmds}(tid), \text{tape}, \text{path}')$) и $\mathcal{I}_{\text{com-SY}}(\mathbf{a}, \mathbf{p}')$ (поскольку экземпляр $tape(path)$ не является ни записью, ни барьером).

– $tape(path) = \text{F com } \perp d$.

Обещающая машина делает переход, соответствующий приобретающему барьеру памяти. Как следствие, новый базовый фронт $view'_{\text{cur}}$ равен старому приобретающему фронту $view_{\text{acq}}$. Утверждения $\mathcal{I}_{\text{mem1}}(\mathbf{a}, \mathbf{p}')$ и $\mathcal{I}_{\text{state}}(\mathbf{a}, \mathbf{p}')$ выполняются, поскольку переход не меняет состояния локальных переменных и памяти.

Проверим, что выполняется $\mathcal{I}_{\text{view}}(\mathbf{a}, \mathbf{p}')$. Для этого нам нужно показать, что следующее утверждение верно:

$$\begin{aligned} & \forall tid', \text{tape}' = \mathbf{a}.\text{tapef}(tid'), \text{path}'' = \mathbf{p}.\mathcal{TS}(tid').\text{path}, \\ & (\mathbf{p}'.\mathcal{TS}(tid').\text{view}_{\text{acq}} \leq \sqcup \text{sat-reads-view}(\text{path}'', \text{tape}', H) \\ & \quad \sqcup \sqcup \text{com-writes-time}(tid', \text{path}'', \text{tape}', H)) \wedge \\ & (\mathbf{p}'.\mathcal{TS}(tid').\text{view}_{\text{cur}} \leq \sqcup \text{sat-reads-view}(\text{last}\perp d(\text{tape}', \text{path}''), \text{tape}', H) \\ & \quad \sqcup \sqcup \text{com-writes-time}(tid', \text{path}'', \text{tape}', H)) \wedge \\ & (\mathbf{p}'.\mathcal{TS}(tid').\text{view}_{\text{rel}} \leq \sqcup \text{sat-reads-view}(\text{last}\perp d_{\text{SY}}(\text{tape}', \text{path}''), \text{tape}', H) \\ & \quad \sqcup \sqcup \text{com-writes-time}(tid', \text{last}_{\text{SY}}(\text{tape}', \text{path}''), \text{tape}', H)). \end{aligned}$$

Зафиксируем $tid', \text{tape}', \text{path}''$. Если $tid' \neq tid$, то утверждение следует из $\mathcal{I}_{\text{view}}(\mathbf{a}, \mathbf{p})$ и $\mathbf{p}'.\mathcal{TS}(tid').V = \mathbf{p}.\mathcal{TS}(tid').V$. Пусть $tid' = tid$. Как следствие, $\text{tape}' = \text{tape}$ и $\text{path}'' = \text{path}'$. Также верно, что

$$\begin{aligned} & - \mathbf{p}'.\mathcal{TS}(tid).\text{view}_{\text{acq}} = \mathbf{p}.\mathcal{TS}(tid).\text{view}_{\text{acq}} = \text{view}_{\text{acq}}, \\ & - \mathbf{p}'.\mathcal{TS}(tid).\text{view}_{\text{cur}} = \mathbf{p}.\mathcal{TS}(tid).\text{view}_{\text{acq}} = \text{view}_{\text{acq}}, \\ & - \mathbf{p}'.\mathcal{TS}(tid).\text{view}_{\text{rel}} = \mathbf{p}.\mathcal{TS}(tid).\text{view}_{\text{rel}} = \text{view}_{\text{rel}}. \end{aligned}$$

Тогда утверждение в упрощённой форме выглядит так:

$$\begin{aligned}
& (view_{acq} \leq \sqcup \text{sat-reads-view}(path', tape, H) \\
& \quad \sqcup \sqcup \text{com-writes-time}(tid, path', tape, H)) \wedge \\
& (view_{acq} \leq \sqcup \text{sat-reads-view}(\text{lastld}(tape, path'), tape, H) \\
& \quad \sqcup \sqcup \text{com-writes-time}(tid, path', tape, H)) \wedge \\
& (view_{rel} \leq \sqcup \text{sat-reads-view}(\text{lastlds}_Y(tape, path'), tape, H) \\
& \quad \sqcup \sqcup \text{com-writes-time}(tid, \text{last}_S Y(tape, path'), tape', H)).
\end{aligned}$$

Первый и третий конъюнкты следует из того, что выполняется $\mathcal{I}_{view}(\mathbf{a}, \mathbf{p})$ и $path' > path$. Второй конъюнкт следует из определения $\text{lastld}(tape, path')$ и $\mathcal{I}_{view}(\mathbf{a}, \mathbf{p})$.

Утверждение $\mathcal{I}_{com-SY}(\mathbf{a}, \mathbf{p}')$ выполняется, поскольку экземпляр $tape(path)$ не является ни записью, ни sy -барьером.

$$- \text{tape}(path) = F \text{ com } sy.$$

Обещающая машина делает переход, соответствующий высвобождающему барьеру памяти. Как следствие, новый высвобождающий фронт $view'_{rel}$ равен старому базовому фронту $view_{cur}$. Утверждения $\mathcal{I}_{mem1}(\mathbf{a}, \mathbf{p}')$ и $\mathcal{I}_{state}(\mathbf{a}, \mathbf{p}')$ выполняются, поскольку переход не меняет состояния локальных переменных и памяти. То, что утверждение $\mathcal{I}_{view}(\mathbf{a}, \mathbf{p}')$ выполняется, может быть показано аналогичными выкладками, что и в случае $\text{tape}(path) = F \text{ com } ld$.

Из верности утверждения $\mathcal{I}_{com-SY}(\mathbf{a}, \mathbf{p})$ следует, что не существует незавершённого экземпляра записи с путём $path^{write} > path$. Это означает, что выполняется $\mathcal{I}_{com-SY}(\mathbf{a}, \mathbf{p}')$.

$$- \text{tape}(path) = R (\text{sat com } \langle tid'' : path''@x, val \rangle).$$

Обещающая машина делает переход, соответствующий расслабленному чтению. Утверждения $\mathcal{I}_{mem1}(\mathbf{a}, \mathbf{p}')$ и $\mathcal{I}_{com-SY}(\mathbf{a}, \mathbf{p}')$ выполняются по тем же соображениям, что и в первом рассмотренном случае.

Поскольку все экземпляры с путями, меньше чем $path$, завершены, то экземпляр записи $(tid'', path'')$, из которого читает экземпляр $tape(path)$, точно завершён. Введём следующие обозначения:

$$\begin{aligned}
& \mathbf{a}.tapef(tid'', path'') = W (\text{com } _ x \text{ val}); \\
& (\tau, _, view') \triangleq \mathbf{a}.H(tid'', path'') \neq (\perp, _, \perp).
\end{aligned}$$

Наличие соответствующего сообщения $\langle x : val@ \tau, view \rangle$ в памяти обещающей машины следует из $\mathcal{I}_{mem1}(\mathbf{a}, \mathbf{p})$. То, что метка времени сообщения

не меньше, чем значение базового фронта потока, т.е. $\tau \geq view_{cur}(x)$, следует из $\mathcal{I}_{View}^{ARM}(\mathbf{a})$.

По определению переходов обещающей машины мы знаем, что $view'_{cur} = view_{cur} \sqcup [x@\tau]$, $view'_{acq} = view_{acq} \sqcup view$, $view \leq view'$ и $st' = st[reg \mapsto val]$.

Утверждение $\mathcal{I}_{state}(\mathbf{a}, \mathbf{p}')$ выполняется, поскольку $st' = st[reg \mapsto val] = \text{regf}_{com}(cmds, tape, path)[reg \mapsto val] = \text{regf}_{com}(cmds, tape, path')$.

Выполнение утверждения $\mathcal{I}_{view}(\mathbf{a}, \mathbf{p}')$ следует из определения функций *com-writes-time* и *sat-reads-view*.

– $tape(path) = W(\text{com } im \ x \ val)$.

Обещающая машина делает переход, соответствующий выполнению ранее данного обещания. Мы знаем, что $(\tau, _, view') \triangleq \mathbf{a}.H_{\tau}(tid, path) \neq \perp$, поскольку экземпляр записи завершён. То, что существует нужное обещание, т.е. $\langle x : val@\tau, view \rangle \in \mathbf{p}.TS(tid).promises$, напрямую следует из $\mathcal{I}_{mem1}(\mathbf{a}, \mathbf{p})$. Фронт $view$ равен $view_{rel} \sqcup [x@\tau]$, поскольку обещающая машина не имеет возможности делать обещания через высвобождающие барьеры памяти. Утверждение $\mathcal{I}_{state}(\mathbf{a}, \mathbf{p}')$ выполняется, поскольку верно $\mathcal{I}_{state}(\mathbf{a}, \mathbf{p}')$ и выполнение обещания не меняет состояния переменных. То, что $view_{cur}(x) < \tau$ следует из $\mathcal{I}_{View}^{ARM}(\mathbf{a})$. То, что $view \leq R'$ следует из того, как машина $ARM+\tau$ конструирует компоненту H_{view} .

Мы знаем, что

$$\begin{aligned} view'_{cur} &= view_{cur} \sqcup [x@\tau]; \\ view'_{acq} &= view_{acq} \sqcup [x@\tau]; \\ promises' &= promises \setminus \{ \langle x : val@\tau, view \rangle \}. \end{aligned}$$

Утверждение $\mathcal{I}_{mem1}(\mathbf{a}, \mathbf{p}')$ следует из $\mathcal{I}_{mem1}(\mathbf{a}, \mathbf{p})$ и $tape(path) = W(\text{com } im \ x \ val)$. Утверждение $\mathcal{I}_{view}(\mathbf{a}, \mathbf{p}')$ следует из определений функций *com-writes-time* и *sat-reads-view*. Утверждение $\mathcal{I}_{com-SY}(\mathbf{a}, \mathbf{p}')$ верно, т.к. все экземпляры инструкций, чей путь меньше $path$, являются завершёнными.

То, что переход $\mathbf{p} \xrightarrow{\text{Promise}} \mathbf{p}'$ сертифицируем, т.е. существует конечное число переходов потока tid , после которых все обещания потока выполнены, доказывается в приложении В.2. □

Лемма 7. $\forall(\mathbf{a}, \mathbf{p}) \in \mathcal{I}$.

$$(\forall \mathbf{a}'. Prog \vdash \mathbf{a} \xrightarrow[ARM+\tau]{\neg \text{Write commit}} \mathbf{a}' \Rightarrow (\mathbf{a}', \mathbf{p}) \in \mathcal{I}_{pre} \cup \mathcal{I}) \wedge$$

$$(\forall \mathbf{a}'. Prog \vdash \mathbf{a} \xrightarrow[ARM+\tau]{\text{Write commit}} \mathbf{a}' \Rightarrow \exists \mathbf{p}'. Prog \vdash \mathbf{p} \xrightarrow[Promise]{\text{Promise write}} \mathbf{p}' \wedge (\mathbf{a}', \mathbf{p}') \in \mathcal{I}_{pre} \cup \mathcal{I}).$$

Доказательство. Рассмотрим первый конъюнкт. Зафиксируем \mathbf{a}, \mathbf{p} и \mathbf{a}' такие, что $\mathbf{a} \xrightarrow[ARM+\tau]{\neg \text{Write commit } tid} \mathbf{a}'$. Введём следующие обозначения:

$$\langle path', st, \langle view_{cur}, view_{acq}, view_{rel} \rangle, promises \rangle \triangleq \mathbf{p}.TS(tid);$$

$$tape \triangleq \mathbf{a}.tapef(tid);$$

Нам нужно показать, что $(\mathbf{a}', \mathbf{p}) \in \mathcal{I} \cup \mathcal{I}_{pre}$. Из определений \mathcal{I}_{reach} и \mathcal{I}_{mem3} следует, что $(\mathbf{a}', \mathbf{p}) \in \mathcal{I}_{reach} \cap \mathcal{I}_{mem3}$ выполняется. Утверждения $\mathcal{I}_{prefix}(\mathbf{a}', \mathbf{p})$ и $\mathcal{I}_{view}(\mathbf{a}', \mathbf{p})$ выполняется, потому что переход $\mathbf{a} \xrightarrow[ARM+\tau]{} \mathbf{a}'$ не меняет завершённый префикс $\mathbf{a}.tapef(tid)$. Утверждение $\mathcal{I}_{com-SY}(\mathbf{a}', \mathbf{p})$ следует из $\mathcal{I}_{com-SY}(\mathbf{a}, \mathbf{p})$ и требований правила **Завершение SY-барьера**.

Нам нужно показать, что выполняется либо $\mathcal{I}_{Promise \text{ is up to ARM}}(\mathbf{a}', \mathbf{p})$, либо $\mathcal{I}_{Promise \text{ isn't up to ARM}}(\mathbf{a}', \mathbf{p})$. Если переход $\mathbf{a} \xrightarrow[ARM+\tau]{} \mathbf{a}'$ является **Уведомление потока** tid'' о запросе e'' , для плёнка любого потока не меняется, а значит как следствие того, что $(\mathbf{a}, \mathbf{p}) \in \mathcal{I}$, выполняется $\mathcal{I}_{Promise \text{ is up to ARM}}(\mathbf{a}', \mathbf{p})$. Иначе, существует некоторый экземпляр $(tid, path)$, часть исполнения которого выполняется на переходе $\mathbf{a} \xrightarrow[ARM+\tau]{} \mathbf{a}'$. Если $path' \neq path$, то очевидно выполняется $\mathcal{I}_{Promise \text{ is up to ARM}}(\mathbf{a}', \mathbf{p})$. Рассмотрим вариант $path' = path$. В этом случае выполняется либо $\mathcal{I}_{Promise \text{ is up to ARM}}(\mathbf{a}', \mathbf{p})$, либо $\mathcal{I}_{Promise \text{ isn't up to ARM}}(\mathbf{a}', \mathbf{p})$, в зависимости от завершённости экземпляра $\mathbf{a}'.tapef(tid, path)$.

Утверждение $(\mathbf{a}', \mathbf{p}) \in \mathcal{I}_{mem1} \cap \mathcal{I}_{mem2}$ верно, поскольку $\mathbf{a} \xrightarrow[ARM+\tau]{} \mathbf{a}'$ не является переходом **Завершение записи**, а значит набор сообщений записи в подсистеме памяти машины ARM+ τ не меняется.

Так доказывается первый конъюнкт леммы.

Рассмотрим второй конъюнкт. Зафиксируем \mathbf{a} , \mathbf{p} и \mathbf{a}' такие, что $\mathbf{a} \xrightarrow[\text{ARM}+\tau]{\text{Write commit } tid \text{ path } x \text{ val } \tau} \mathbf{a}'$. Введём следующие обозначения:

$$\begin{aligned} \langle path', st, \langle view_{\text{cur}}, view_{\text{acq}}, view_{\text{rel}} \rangle, promises \rangle &\triangleq \mathbf{p}.TS(tid); \\ view' &\triangleq view_{\text{rel}} \sqcup [x@tau]; \\ promises' &\triangleq promises \cup \{ \langle x : val@tau, view' \rangle \}; \\ TS' &\triangleq \mathbf{p}.TS[tid \mapsto \langle path', st, \langle view_{\text{cur}}, view_{\text{acq}}, view_{\text{rel}} \rangle, promises' \rangle]; \\ tape &\triangleq \mathbf{a}.tapef(tid); \\ H &\triangleq \mathbf{a}.H; \end{aligned}$$

Мы знаем, что метка времени τ не была использована для сообщений к локации x , поскольку она использована машиной $\text{ARM}+\tau$ на этом шаге. В обещающей машине переход **Обещание записи** не имеет ограничений, (с точностью до сертификации, возможность которой доказывается в приложении В.2), поэтому возможен переход $\mathbf{p} \xrightarrow[\text{Promise}]{\text{Promise write } tid \langle x:val@tau, view' \rangle} \mathbf{p}'$, где $\mathbf{p}' = \langle \mathbf{p}.M \cup \{ \langle x : val@tau, view' \rangle \}, TS' \rangle$.

Нам нужно проверить, что выполняется $(\mathbf{a}', \mathbf{p}') \in \mathcal{I}_{\text{pre}} \cup \mathcal{I}$. Как следствие $(\mathbf{a}, \mathbf{p}) \in \mathcal{I}$ и определений \mathbf{a}' и \mathbf{p}' , выполняется $(\mathbf{a}', \mathbf{p}') \in \mathcal{I}_{\text{reach}} \cap \mathcal{I}_{\text{mem3}}$. Утверждения $\mathcal{I}_{\text{prefix}}(\mathbf{a}', \mathbf{p}')$, $\mathcal{I}_{\text{view}}(\mathbf{a}', \mathbf{p}')$, $\mathcal{I}_{\text{state}}(\mathbf{a}', \mathbf{p}')$ и $\mathcal{I}_{\text{com-SY}}(\mathbf{a}', \mathbf{p}')$ выполняются, поскольку переход **Завершение записи** машины $\text{ARM}+\tau$ не меняет завершённый префикс $\mathbf{a}.tapef(tid)$. Утверждение $\mathcal{I}_{\text{Promise is up to ARM}}(\mathbf{a}', \mathbf{p}') \cup \mathcal{I}_{\text{Promise isn't up to ARM}}(\mathbf{a}', \mathbf{p}')$ выполняется по тем же соображениям, что и в предыдущем рассмотренном варианте.

Утверждение $\mathcal{I}_{\text{mem1}}(\mathbf{a}', \mathbf{p}')$ верно, поскольку верно $\mathcal{I}_{\text{mem1}}(\mathbf{a}, \mathbf{p})$, а изменения памяти машин отражают требования $\mathcal{I}_{\text{mem1}}$.

Проверим, что выполняется $\mathcal{I}_{\text{mem2}}(\mathbf{a}', \mathbf{p}')$. Для этого нужно показать, что верно следующее утверждение.

$$\begin{aligned} \forall \langle y : val'@tau', view'' \rangle \in \mathbf{p}'.M, \tau' \neq \mathbf{0} \Rightarrow \\ \exists tid', path'', view''' \geq view'', \\ W(\text{com } _ y \text{ val}') = \mathbf{a}'.tapef(tid', path''), \mathbf{a}'.H(tid', path'') = (\tau', _, view'''). \end{aligned}$$

Зафиксируем сообщение $\langle y : val'@tau', view'' \rangle$ такое, что $\tau' \neq \mathbf{0}$.

$$\begin{aligned} \langle y : val'@tau', view'' \rangle \in \mathbf{p}.M \cup \{ \langle x : val@tau, view' \rangle \} \Rightarrow \\ \exists tid', path'', view''' \geq view'', \\ W(\text{com } _ y \text{ val}') = \mathbf{a}'.tapef(tid', path''), \mathbf{a}'.H(tid', path'') = (\tau', _, view'''). \end{aligned}$$

Если $\langle y : val'@tau', view'' \rangle \in \mathbf{p}.M$, то утверждение является следствием утверждения $\mathcal{I}_{\text{mem2}}(\mathbf{a}, \mathbf{p})$. Иначе, $\langle y : val'@tau', view'' \rangle$ совпадает с $\langle x : val@tau, view' \rangle$. Тогда мы

можем упростить утверждение:

$$\begin{aligned} \exists tid', path'', view''' \geq view', W(\text{com } _ x \text{ val}) = \mathbf{a}'.\text{tapef}(tid', path''), \\ \mathbf{a}'.H(tid', path'') = (\tau, _, view'''). \end{aligned}$$

Выберем $tid' = tid, path'' = path, view''' = view$. Тогда утверждение верно по определению \mathbf{a}' . \square

В.2 Сертификация

При доказательстве того, что обещающая машина может симулировать исполнение ARM+ τ машины, мы используем леммы 5 и 7, в которых конструируется шаг обещающей машины. Согласно определению, после каждого шага обещающая машина должна показывать, что находится в *сертифицируемом состоянии* (предикат **certifiable**), т.е. что для каждого потока существует последовательность локальных шагов, при выполнении которых поток выполняет все данные обещания (предикат **certifiable**_{tid}):

$$\begin{aligned} \text{certifiable}(\mathbf{p}) &\triangleq \forall tid. \text{certifiable}_{tid}(\text{thread-state}(tid, \mathbf{p})); \\ \text{certifiable}_{tid}(\mathbf{t}) &\triangleq \exists \mathbf{t}'. \mathbf{t} \xrightarrow[\text{Promise } tid]^* \mathbf{t}' \wedge \mathbf{t}'.\text{promises} = \emptyset; \\ \text{thread-state}(tid, \mathbf{p}) &\triangleq \langle \mathbf{p}.M, \mathbf{p}.TS(tid) \rangle. \end{aligned}$$

Теорема 7, которая является ключевой в данном приложении и используется в доказательстве лемм 5 и 7, утверждает, что если состояния обещающей и ARM+ τ машин связаны отношением $\mathcal{I}_{\text{base}}$, и при этом состояние ARM+ τ машины достижимо из начального, то состояние обещающей машины сертифицируемо.

Теорема 7. $\forall (\mathbf{a}, \mathbf{p}) \in \mathcal{I}_{\text{base}}. \mathbf{a}^{\text{init}} \xrightarrow[\text{ARM}]^* \mathbf{a} \Rightarrow \text{certifiable}(\mathbf{p})$.

В.2.1 Структура доказательства теоремы о сертификации

Какие невыполненные обещания есть у потока tid обещающей машины в состоянии \mathbf{p} , если оно связано с некоторым состоянием \mathbf{a} машины ARM+ τ отношением $\mathcal{I}_{\text{base}}$? Согласно отношению $\mathcal{I}_{\text{mem2}} \subseteq \mathcal{I}_{\text{base}}$ для каждого сообщения (в том числе обещанного, но не выполненного) в памяти обещающей машины в плёнке машины ARM+ τ существует завершённый экземпляр инструкции записи, ему соответствующий. Из отношения $\mathcal{I}_{\text{mem1}} \subseteq \mathcal{I}_{\text{base}}$ следует, что обещанное, но не выполненное сообщение соответствует экземпляру, чей путь не меньше,

чем текущий указатель потока обещающей машины. Таким образом, для сертификации поток обещающей машины может совершить серию переходов, которые покроют плёнку машины $ARM+\tau$ вплоть до последнего завершённого экземпляра чтения. При этом обещающая машина будет выполнять переходы, которые будут определены предшествующими экземплярами инструкций в состоянии машины $ARM+\tau$. Именно наличие такой серии переходов мы будем доказывать.

Для реализации описанной выше идеи мы используем отношение $\mathcal{I}_{cert}(n, \delta, k, tid, \mathbf{a}, \mathbf{t})$, которое имеет шесть параметров:

- tid — это идентификатор потока, в контексте сертификации которого используется данный элемент отношения;
- n — это количество экземпляров на пути от указателя потока до последнего завершённого экземпляра записи в соответствующей плёнке;
- k — это номер инструкции, следующей за последним завершённым экземпляром записи;
- δ — это частичная функция, имеющая тип $Path \rightarrow (\text{Time} \times \mathcal{V})$, которая экземпляру не завершённой инструкции записи в плёнке потока tid ставит в соответствие пару из метки времени и фронта сообщения, которое было добавлено в память обещающей машиной;
- \mathbf{a} — это состояние машины $ARM+\tau$, которое используется для сертификации потока обещающей машины;
- \mathbf{t} — это состояние потока tid обещающей машины.

Перед тем, как предъявить формальное определение данного отношения, мы приведём утверждения лемм, которые его используют.

Лемма 12 утверждает, что из $(n, \delta, k, tid, \mathbf{a}, \mathbf{t}) \in \mathcal{I}_{cert}$ следует, что поток tid обещающей машины сертифицируем.

Лемма 12. $\forall n, \delta, k, tid, \mathbf{a}, \mathbf{t}. \mathcal{I}_{cert}(n, \delta, k, tid, \mathbf{a}, \mathbf{t}) \Rightarrow \text{certifiable}_{tid}(\mathbf{t})$.

Доказательство данной леммы проводится индукцией по n . Базу индукции мы выделили в лемму 13, а индукционный переход — в лемму 14.

Лемма 13. $\forall k, \delta, tid, \mathbf{a}, \mathbf{t}, \mathcal{I}_{cert}(0, \delta, k, tid, \mathbf{a}, \mathbf{t}), \mathbf{t}. \text{promises} = \emptyset$.

Лемма 14. $\forall n \neq 0, \delta, k, tid, \mathbf{a}, \mathbf{t}, \mathcal{I}_{cert}(n, \delta, k, tid, \mathbf{a}, \mathbf{t})$.

$$\exists \delta', \mathbf{t}'. \text{Prog}(tid) \vdash \mathbf{t} \xrightarrow[\text{Promise } tid]^* \mathbf{t}' \wedge \mathcal{I}_{cert}(n-1, \delta', k, tid, \mathbf{a}, \mathbf{t}')$$

B.2.2 Описание вспомогательного отношения

Отношение $\mathcal{I}_{\text{cert}}$ определяется следующим образом.

$$\begin{aligned}
& \mathcal{I}_{\text{cert}} \subset \mathbb{N} \times (\text{Path} \rightarrow (\text{Time} \times \mathcal{V})) \times \mathbb{N} \times \text{Tid} \times \text{State}_{\text{ARM}+\tau} \times \text{TState}_{\text{Promise}} \\
& \mathcal{I}_{\text{cert}}(n, \delta, k, \text{tid}, \mathbf{a}, \mathbf{t}) \triangleq \\
& \quad \underline{\text{let}} \text{tape} \triangleq \mathbf{a}.\text{tapef}(\text{tid}) \text{ in} \\
& \quad \underline{\text{let}} \text{path}_{\text{last-wcom}} \triangleq \text{last-write-com}(\text{tape}) \text{ in} \\
& \quad \underline{\text{let}} \text{path}_{\text{next-last}} \triangleq \text{path}_{\text{last-wcom}} : k \text{ in} \\
& \quad \mathbf{a}^{\text{init}} \xrightarrow[\text{ARM}]{}^* \mathbf{a} \wedge \\
& \quad \mathbf{t}.\text{path} \leq \text{path}_{\text{next-last}} \wedge (n = \text{length}(\text{path}_{\text{next-last}}) - \text{length}(\mathbf{t}.\text{path})) \wedge \\
& \quad (\forall \text{path}' \geq \mathbf{t}.\text{path}, \delta(\text{path}') = \perp) \wedge \\
& \quad \text{path}'' \geq \text{path}' \geq \mathbf{t}.\text{path} \wedge \text{tape}(\text{path}') = \mathbf{R} \text{ st}_{\text{read}} \wedge \text{st}_{\text{read}} \neq \text{sat com } _ \Rightarrow \\
& \quad \text{tape}(\text{path}'') \neq \mathbf{F} _ _ \wedge \\
& \quad (\forall \text{path}' . \mathbf{t}.\text{path} \leq \text{path}' < \text{path}_{\text{next-last}} \Rightarrow \\
& \quad (\text{Prog}(\text{tid})[\text{path}'.\text{last}] \in \{\text{“if } _ \text{ goto } _ \text{”}, \text{“fence}(_)\text{”}\} \Rightarrow \text{tape}(\text{path}') \text{ завершен}) \wedge \\
& \quad \text{tape}(\text{path}') \text{ имеет полностью определённый адрес} \wedge \\
& \quad \neg \text{Prog}(\text{tid})[\text{path}'.\text{last}] = \text{“fence}(\text{sy})\text{”}) \wedge \\
& \quad (\forall \text{path}'', \text{path}', \text{st}_{\text{read}}. \\
& \quad (\text{tid}, \mathbf{a}, \mathbf{t}) \in \mathcal{I}_{\text{mem-1-com-cert}} \cap \mathcal{I}_{\text{mem-2-cert}} \cap \mathcal{I}_{\text{state-cert}} \cap \mathcal{I}_{\text{write-rel-cert}} \cap \mathcal{I}_{\text{view-write-cert}} \wedge \\
& \quad (\delta, \text{tid}, \mathbf{a}, \mathbf{t}) \in \mathcal{I}_{\text{mem-1-tid-cert}} \cap \mathcal{I}_{\delta\text{-con-1}} \cap \mathcal{I}_{\delta\text{-con-2}} \cap \mathcal{I}_{\text{view-read-cert}} \wedge \\
& \quad (\delta, \text{tid}, \mathbf{a}) \in \mathcal{I}_{\delta\text{-con-3}} \cap \mathcal{I}_{\delta\text{-con-4}}.
\end{aligned}$$

В определении используются отношения, определённые ниже.

$$\begin{aligned}
& \mathcal{I}_{\text{w-cert}}^{\text{tid}}(\text{tid}, \mathbf{a}, \mathbf{p}) \triangleq \\
& \quad \underline{\text{let}} \text{tape}, \text{path} \triangleq \mathbf{a}.\text{tapef}(\text{tid}), \mathbf{p}.\mathcal{TS}(\text{tid}).\text{path} \text{ in} \\
& \quad \exists \text{path}' \geq \text{path}.\text{tape}(\text{path}') \text{ является завершенной записью.}
\end{aligned}$$

$$\begin{aligned}
& \mathcal{I}_{\text{write-rel-cert}}(\text{tid}, \mathbf{a}, \mathbf{t}) \triangleq \forall \text{path} \geq \mathbf{t}.\text{path}. \\
& \quad \underline{\text{let}} \text{tape} \triangleq \mathbf{a}.\text{tapef}(\text{tid}) \text{ in} \\
& \quad \underline{\text{let}} \text{path}^{\text{ld}} \triangleq \text{lastld}(\text{tape}, \text{path}) \text{ in} \\
& \quad \mathbf{t}.\text{view}_{\text{rel}} \leq \sqcup \text{com-reads-view}(\text{path}^{\text{ld}}, \text{tape}, \mathbf{a}.H) \sqcup \\
& \quad \sqcup \text{com-writes-time}(\text{tid}, \text{path}, \text{tape}, \mathbf{a}.H).
\end{aligned}$$

$$\begin{aligned} \mathcal{I}_{\text{view-write-cert}}(tid, \mathbf{a}, \mathbf{t}) &\triangleq \forall path' \geq \mathbf{t}.path, \ell. \mathbf{a}.tapef(tid, path') = \mathbf{W}(\text{com } _ \ell _) \Rightarrow \\ &\mathbf{t}.view_{\text{cur}}(\ell) < \mathbf{a}.H_{\tau}(tid, path') \wedge \\ &((\exists path''. \mathbf{t}.path \leq path'' < path' \wedge \mathbf{a}.tapef(tid, path'') = \mathbf{F} \text{ com } \perp d) \Rightarrow \\ &\mathbf{t}.view_{\text{acq}}(\ell) < \mathbf{a}.H_{\tau}(tid, path')). \end{aligned}$$

$$\text{comb-time}(\delta, tid_{\mathbf{t}}, \mathbf{a}) \triangleq \lambda tid, path.$$

if $tid = tid_{\mathbf{t}} \wedge \mathbf{a}.H(tid, path) = \perp$ then $\delta(path)$

elif $\exists \tau, view, \langle \tau, _, view \rangle = \mathbf{a}.H_{\tau}(tid, path)$ then $\langle \tau, view \rangle$

else \perp .

$$\mathcal{I}_{\text{view-read-cert}}(\delta, tid, \mathbf{a}, \mathbf{t}) \triangleq \forall path' \geq \mathbf{t}.path, w, \tau.$$

$\mathbf{a}.tapef(tid, path') = \mathbf{R}(\text{sat com } w) \wedge \langle \tau, _ \rangle = \text{comb-time}(\delta, tid, \mathbf{a}, w.tid, w.path) \Rightarrow$

$\mathbf{t}.view_{\text{cur}}(w.\ell) \leq \tau \wedge$

$((\exists path''. \mathbf{t}.path \leq path'' < path' \wedge \mathbf{a}.tapef(tid, path'') = \mathbf{F} \text{ com } \perp d) \Rightarrow$

$\mathbf{t}.view_{\text{acq}}(w.\ell) \leq \tau$).

$$\mathcal{I}_{\text{state-cert}}(tid, \mathbf{a}, \mathbf{t}) \triangleq$$

let $\text{regf}_{\text{com}} \triangleq \text{regf}_{\text{com}}(\text{Prog}(tid), \mathbf{a}.tapef(tid), \mathbf{t}.path)$ in

$\forall \text{reg}. \text{regf}_{\text{com}}(\text{reg}) = \perp \vee \mathbf{t}.st(\text{reg}) = \text{regf}_{\text{com}}(\text{reg})$.

$$\mathcal{I}_{\text{mem-1-tid-cert}}(\delta, tid_{\mathbf{t}}, \mathbf{a}, \mathbf{t}) \triangleq \forall path, \tau, view, \ell, expr_0, expr_1.$$

$\langle \tau, view \rangle = \delta(path) \wedge \llbracket [expr_0] := expr_1 \rrbracket = \text{Prog}(tid_{\mathbf{t}}, path.\text{last}) \wedge \ell = \llbracket expr_0 \rrbracket_{\text{com}}^{path} \Rightarrow$

$\exists val. \llbracket expr_1 \rrbracket_{\text{com}}^{path} \in \{\perp, val\} \wedge \langle \ell : val@_{\tau, view} \rangle \in \mathbf{t}.M \setminus \mathbf{t}.promises$.

$$\mathcal{I}_{\text{mem-1-com-cert}}(tid_{\mathbf{t}}, \mathbf{a}, \mathbf{t}) \triangleq \forall tid, \ell, val, \tau, view', path.$$

$\mathbf{W}(\text{com } _ \ell val) = \mathbf{a}.tapef(tid, path) \wedge \langle \tau, _, view' \rangle = \mathbf{a}.H(tid, path) \Rightarrow$

$\exists view \leq view'. \langle \ell : val@_{\tau, view} \rangle \in \mathbf{t}.M \wedge$

$(tid \neq tid_{\mathbf{t}} \vee path < \mathbf{t}.path \Rightarrow \langle \ell : val@_{\tau, view} \rangle \notin \mathbf{t}.promises) \wedge$

$(tid = tid_{\mathbf{t}} \wedge path \geq \mathbf{t}.path \Rightarrow \langle \ell : val@_{\tau, view} \rangle \in \mathbf{t}.promises)$.

$$\mathcal{I}_{\text{mem-2-cert}}(tid, \mathbf{a}, \mathbf{t}) \triangleq \forall \langle \ell : val@_{\tau, view} \rangle \in \mathbf{t}.promises. \tau \neq \mathbf{0} \Rightarrow$$

$\exists view' \geq view, path \geq \mathbf{t}.path$.

$\mathbf{W}(\text{com } _ \ell val) = \mathbf{a}.tapef(tid, path) \wedge \langle \tau, _, view' \rangle = \mathbf{a}.H(tid, path)$.

$$\begin{aligned} \mathcal{I}_{\delta\text{-con-1}}(\delta, tid_t, \mathbf{a}, \mathbf{t}) &\triangleq \forall path < \mathbf{t}.path. \delta(path) \neq \perp \Leftrightarrow \\ &(\exists expr_0, expr_1. \text{“}[expr_0] := expr_1\text{”} = Prog(tid_t, path.last) \wedge \\ &\mathbf{a}.tapef(tid_t, path) \text{ isn't committed}). \end{aligned}$$

$$\begin{aligned} \mathcal{I}_{\delta\text{-con-2}}(\delta, tid_t, \mathbf{a}, \mathbf{t}) &\triangleq \forall path, \langle \tau, view \rangle = \delta(path), \\ &\text{“}[expr_0] := expr_1\text{”} = Prog(tid_t, path.last), \ell = \llbracket expr_0 \rrbracket_{\text{com}}^{path}. \\ &view = [\ell@\tau] \sqcup \mathbf{t}.view_{\text{rel}} \wedge \mathbf{t}.view_{\text{cur}}(\ell) \geq \tau. \end{aligned}$$

$$\begin{aligned} \mathcal{I}_{\delta\text{-con-3}}(\delta, tid_t, \mathbf{a}) &\triangleq \forall path, path' \neq path, \\ &\langle \tau, _ \rangle = \text{comb-time}(\delta, tid_t, \mathbf{a}, tid_t, path), \langle \tau', _ \rangle = \text{comb-time}(\delta, tid_t, \mathbf{a}, tid_t, path'), \\ &\text{“}[expr_0] := expr_1\text{”} = Prog(tid_t, path.last), \\ &\text{“}[expr'_0] := expr'_1\text{”} = Prog(tid_t, path'.last). \\ &\llbracket expr_0 \rrbracket_{\text{com}}^{path} = \llbracket expr'_0 \rrbracket_{\text{com}}^{path'} \Rightarrow \tau \neq \tau'. \end{aligned}$$

$$\begin{aligned} \mathcal{I}_{\delta\text{-con-4}}(\delta, tid_t, \mathbf{a}) &\triangleq \forall path_\delta < path_{\text{read}} < path_{\text{ld}} < path_{\delta\text{-read}}, \\ &\langle \tau, _ \rangle = \delta(path_\delta), w, \ell, view. \\ &tape(path_{\text{read}}) = \mathbf{R} (\text{sat com } w) \wedge tape(path_{\text{ld}}) = \mathbf{F} \text{ com ld} \wedge \\ &tape(path_{\delta\text{-read}}) = \mathbf{R} (\text{sat com } \langle tid_t, path_\delta, wr \ell : _ \rangle) \wedge \\ &view = \mathbf{a}.H_{\text{view}}(w.tid, w.path) \neq \perp \Rightarrow \\ &view(\ell) \leq \tau. \end{aligned}$$

В.2.3 Доказательство лемм и теоремы о сертификации

Лемма 13. $\forall k, \delta, tid, \mathbf{a}, \mathbf{t}, \mathcal{I}_{\text{cert}}(0, \delta, k, tid, \mathbf{a}, \mathbf{t}), \mathbf{t}.promises = \emptyset.$

Доказательство. Зафиксируем $k, \delta, tid, \mathbf{a}, \mathbf{t}$. Поскольку $\mathcal{I}_{\text{cert}}(0, \delta, k, tid, \mathbf{a}, \mathbf{t})$ выполняется и верно, что $\text{length}(\mathbf{t}.path) = \text{length}(\text{last-write-com}(\mathbf{a}.tapef(tid))) + 1$, то $\mathbf{t}.path = \text{last-write-com}(\mathbf{a}.tapef(tid)) : k$.

Предположим, что существует ещё не выполненное обещание, т.е. $\exists \langle \ell : val@ \tau, view \rangle \in \mathbf{t}.promises$. Тогда, из $\mathcal{I}_{\text{mem-2-cert}}(tid, \mathbf{a}, \mathbf{t})$ следует, что существует фронт $view' \geq view$ и путь $path \geq \mathbf{t}.path$ такие, что $W (\text{com } _ \ell val) = \mathbf{a}.tapef(tid, path)$. А значит $path \geq \mathbf{t}.path > \text{last-write-com}(\mathbf{a}.tapef(tid))$. Т.о. мы получили противоречие с определением last-write-com . \square

Лемма 14. $\forall n \neq 0, \delta, k, tid, \mathbf{a}, \mathbf{t}, \mathcal{I}_{\text{cert}}(n, \delta, k, tid, \mathbf{a}, \mathbf{t})$.

$$\exists \delta', \mathbf{t}'. \text{Prog}(tid) \vdash \mathbf{t} \xrightarrow[\text{Promise } tid]^* \mathbf{t}' \wedge \mathcal{I}_{\text{cert}}(n-1, \delta', k, tid, \mathbf{a}, \mathbf{t}').$$

Доказательство. Зафиксируем $n, tid, \mathbf{a}, \mathbf{t}$. Введём следующие обозначения:

$$\begin{aligned} \text{tape} &\triangleq \mathbf{a}.\text{tapef}(tid); \\ \langle M, \langle \text{path}, st, V, \text{promises} \rangle \rangle &\triangleq \mathbf{t}; \\ \text{cmds} &\triangleq \text{Prog}(tid). \end{aligned}$$

Далее в доказательстве нам нужно рассмотреть варианты $\text{tape}(\text{path})$. Варианты, при которых $\text{tape}(\text{path}) \in \{\text{Nop}, \text{Assign}, \text{If } _ _, \text{tape}(\text{path}) = \text{F } _ _ \}$, проверяются тривиальным образом (в этих случаях $\delta' = \delta$). Рассмотрим оставшиеся варианты.

– $\text{tape}(\text{path}) = \text{R}(\text{sat com } w)$. Поскольку $\mathbf{a}^{\text{init}} \xrightarrow[\text{ARM}]^* \mathbf{a}$ и $\text{tape}(\text{path}) = \text{R}(\text{sat com } w)$, то $\text{cmds}(\text{path}.\text{last}) = \text{“reg} := [\text{expr}]”$. Введём следующие обозначения:

$$\begin{aligned} \text{path}' &\triangleq \text{next-path}(\text{path}, 1); \\ \ell &\triangleq \llbracket \text{expr} \rrbracket_{\text{com}}^{\text{path}} = w.\ell = \llbracket \text{expr} \rrbracket^{st}; \\ \text{val} &\triangleq w.\text{val}; \\ \text{st}' &\triangleq \text{st}[\text{reg} \mapsto \text{val}]. \end{aligned}$$

Поскольку верно $\mathcal{I}_{\text{view-read-cert}}(\delta, tid, \mathbf{a}, \mathbf{t})$, то существуют τ и view такие, что $(\tau, \text{view}) = \text{comb-time}(\delta, \mathbf{a}, w.tid, w.\text{path})$ и $\text{view}_{\text{cur}}(\ell) \leq \tau$.

То, что $\langle \ell : \text{val}@_{\tau, \text{view}} \rangle \in \mathbf{t}.M \setminus \mathbf{t}.\text{promises}$, следует из $(\delta, tid, \mathbf{a}, \mathbf{t}) \in \mathcal{I}_{\text{mem-1-com-cert}} \cap \mathcal{I}_{\text{mem-1-com-cert}}$. Введём обозначение:

$$V' = \langle \text{view}'_{\text{cur}}, \text{view}'_{\text{acq}}, \text{view}'_{\text{rel}} \rangle \triangleq \langle \text{view}_{\text{cur}} \sqcup [\ell@_{\tau}], \text{view}_{\text{acq}} \sqcup \text{view}, \text{view}_{\text{rel}} \rangle.$$

Тогда $\mathbf{t} \xrightarrow[\text{Promise } tid]{\text{Read from memory } \langle \ell : \text{val}@_{\tau, \text{view}} \rangle} \mathbf{t}' \triangleq \langle M, \langle \text{path}', V', \text{promises} \rangle \rangle$.

То, что выполняется $\mathcal{I}_{\text{cert}}(n-1, \delta, k, \mathbf{a}, \mathbf{t}')$, проверяется тривиальным образом.

– $\text{tape}(\text{path}) = \text{R } \text{st}_{\text{read}}$, где состояние st_{read} указывает, что экземпляр не завершён. Аналогично предыдущему пункту, $\text{cmds}(\text{path}.\text{last}) = \text{“reg} :=$

$[expr]$ ”. Введём следующие обозначения:

$$\begin{aligned}
path' &\triangleq \text{next-path}(path, 1); \\
\text{regf}_{\text{com}} &\triangleq \text{regf}_{\text{com}}(cmds, tape, path); \\
\text{regf}'_{\text{com}} &\triangleq \text{regf}_{\text{com}}(cmds, tape, path') \\
&= \text{regf}_{\text{com}}(cmds, tape, path)[reg \mapsto \perp] \text{ (by definition);} \\
\ell &\triangleq \llbracket expr \rrbracket_{\text{com}}^{path} \\
&= \llbracket expr \rrbracket^{st} \text{ (by } \mathcal{I}_{\text{state-cert}}(tid, \mathbf{a}, \mathbf{t})\text{);} \\
\tau &\triangleq \text{view}_{\text{cur}}(\ell).
\end{aligned}$$

Из свойств обещающей машины следует, что существуют val и $view$ такие, что $\langle \ell : val@_{\tau}, view \rangle \in M$. Введём следующие обозначения:

$$\begin{aligned}
V' = \langle view'_{\text{cur}}, view'_{\text{acq}}, view'_{\text{rel}} \rangle &\triangleq \langle view_{\text{cur}} \sqcup [\ell@_{\tau}], view_{\text{acq}} \sqcup view, view_{\text{rel}} \rangle \\
&= \langle view_{\text{cur}}, view_{\text{acq}} \sqcup view, view_{\text{rel}} \rangle; \\
st' &\triangleq st[reg \mapsto val].
\end{aligned}$$

По определению, выполняется $\mathbf{t} \xrightarrow[\text{Promise } tid]{\text{Read from memory } \langle \ell : val@_{\tau}, view \rangle} \mathbf{t}' \triangleq \langle M, \langle path', st', V', promises \rangle \rangle$. Проверка $\mathcal{I}_{\text{cert}}(n - 1, \delta, k, \mathbf{a}, \mathbf{t}')$ также тривиальна.

– $tape(path) = W(\text{com } im \ell val)$. Аналогично предыдущим пунктам, $cmds(path.\text{last}) = “[expr_0] := expr_1”$. Введём следующие обозначения:

$$\begin{aligned}
path' &\triangleq \text{next-path}(path, 1); \\
\text{regf}_{\text{com}} &\triangleq \text{regf}_{\text{com}}(cmds, tape, path); \\
\langle \tau, _, view' \rangle &\triangleq \mathbf{a}.H(tid, path).
\end{aligned}$$

Из $\mathcal{I}_{\text{state-cert}}(tid, \mathbf{a}, \mathbf{t})$ следует, что $\ell = \llbracket expr_0 \rrbracket_{\text{com}}^{path} = \llbracket expr_0 \rrbracket^{st}$ и $val = \llbracket expr_1 \rrbracket_{\text{com}}^{path} = \llbracket expr_1 \rrbracket^{st}$. Из $\mathcal{I}_{\text{mem-1-com-cert}}(tid, \mathbf{a}, \mathbf{t})$ следует, что существует $view \leq view'$ такой, что $\langle \ell : val@_{\tau}, view \rangle \in \mathbf{t}.promises \cap \mathbf{t}.M$. То, что $view_{\text{cur}}(\ell) < \tau$, следует из $\mathcal{I}_{\text{view-write-cert}}(tid, \mathbf{a}, \mathbf{t})$.

$$\begin{aligned}
V' &\triangleq \langle view_{\text{cur}} \sqcup [\ell@_{\tau}], view_{\text{acq}} \sqcup [\ell@_{\tau}], view_{\text{rel}} \rangle; \\
promises' &\triangleq promises \setminus \{ \langle \ell : val@_{\tau}, view \rangle \}.
\end{aligned}$$

Так, выполняется $\mathbf{t} \xrightarrow[\text{Promise } tid]{\text{Fulfill promise } \langle \ell : val@_{\tau}, view \rangle} \mathbf{t}' \triangleq \langle M, \langle path', st, V', promises' \rangle \rangle$. Проверка $\mathcal{I}_{\text{cert}}(n - 1, \delta, k, \mathbf{a}, \mathbf{t}')$ тривиальна.

– $tape(path) = W \ st_{write}$, где состояние st_{write} указывает, что экземпляр не завершён. В этом случае поток обещающей машины с идентификатором tid совершит два перехода: сначала пообещает некоторое сообщение, а потом выполнит это обещание. Аналогично предыдущим пунктам, $cmds(path.last) = “[expr_0] := expr_1”$. Введём следующие обозначения:

$$\begin{aligned} path' &\triangleq \text{next-path}(path, 1); \\ \text{regf}_{\text{com}} &\triangleq \text{regf}_{\text{com}}(cmds, tape, path); \\ \ell &\triangleq \llbracket expr_0 \rrbracket_{\text{com}}^{path} = \llbracket expr_0 \rrbracket^{st}; \\ val &\triangleq \llbracket expr_1 \rrbracket^{st}. \end{aligned}$$

Поскольку соответствующий экземпляр записи не завершён, то в памяти ARM+ τ машины нет связанного с ним запроса, а значит, и нужной метки времени для добавляемого обещающей машиной сообщения. Поэтому нам нужно выбрать эту метку времени, которую мы будем обозначать τ . Метка τ должна удовлетворять следующим ограничениям.

1. $view_{\text{cur}}(\ell) < \tau$.
2. $\tau \notin \{\tau' \mid \langle \ell, _, wr \tau' : _ \rangle \in M\}$.
3. $\forall path_{write} \geq path. tape(path_{write}) = W (\text{com } _ \ell _) \Rightarrow \tau < \mathbf{a}.H_{\tau}(tid, path_{write})$.
4. $\forall path_{read} \geq path. tape(path_{read}) = R (\text{sat com } w) \wedge \mathbf{a}.H_{\tau}(w.tid, w.path) \neq \perp \Rightarrow \tau \leq \mathbf{a}.H_{\tau}(w.tid, w.path)$.
5. $\forall path_{read} < path_{1d} < path_{\delta-read}, w, view.path < path_{read} \wedge tape(path_{read}) = R (\text{sat com } w) \wedge tape(path_{1d}) = F \text{ com } 1d \wedge tape(path_{\delta-read}) = R (\text{sat com } \langle tid, path, wr \ell : _ \rangle) \wedge view = \mathbf{a}.H_{\text{view}}(w.tid, w.path) \neq \perp \Rightarrow view(\ell) \leq \tau$.

Поскольку метки времени являются элементами плотного множества \mathbb{Q} , то в силу $\mathcal{I}_{\text{view-write-cert}}(tid, \mathbf{a}, \mathbf{t})$, $\mathcal{I}_{\text{view-read-cert}}(\delta, tid, \mathbf{a}, \mathbf{t})$ и теоремы 4 нужная метка τ существует.

Введём следующие обозначения:

$$\begin{aligned}
view &\triangleq view_{\text{rel}} \sqcup [\ell@{\tau}]; \\
msg &\triangleq \langle \ell : val@{\tau}, view \rangle; \\
M' &\triangleq M \cup \{msg\}; \\
V' = \langle view'_{\text{cur}}, view'_{\text{acq}}, view'_{\text{rel}} \rangle &\triangleq \langle view_{\text{cur}} \sqcup [\ell@{\tau}], view_{\text{acq}} \sqcup [\ell@{\tau}], view_{\text{rel}} \rangle; \\
\delta' &\triangleq \delta[path \mapsto \langle \tau, view \rangle].
\end{aligned}$$

Тогда, верно следующее:

$$\begin{aligned}
\mathbf{t} &\xrightarrow[\text{Promise } tid]{\text{Promise write } \langle \ell:val@{\tau}, view \rangle} \langle M', \langle path, st, V, promises \cup \{msg\} \rangle \rangle \\
&\xrightarrow[\text{Promise } tid]{\text{Fulfill promise } \langle \ell:val@{\tau}, view \rangle} \mathbf{t}' \triangleq \langle M', \langle path', st, V', promises \rangle \rangle.
\end{aligned}$$

Проверка $\mathcal{I}_{\text{cert}}(n - 1, \delta', k, tid, \mathbf{a}, \mathbf{t}')$ тривиальна. □

Теорема 7. $\forall (\mathbf{a}, \mathbf{p}) \in \mathcal{I}_{\text{base}}. \mathbf{a}^{\text{init}} \xrightarrow[\text{ARM}]{}^* \mathbf{a} \Rightarrow \text{certifiable}(\mathbf{p}).$

Доказательство. Зафиксируем $tid, tape \triangleq \mathbf{a}.tapef(tid)$. Введём следующие обозначения:

$$\begin{aligned}
k &\triangleq \text{last-write-com}(tape).last + 1; \\
n &\triangleq \text{length}(\text{last-write-com}(tape) : k) - \text{length}(\mathbf{t}.path); \\
path_{\text{last-wcom}} &\triangleq \text{last-write-com}(tape); \\
path_{\text{next-last}} &\triangleq path_{\text{last-wcom}} : k; \\
\delta &\triangleq \lambda path. \perp.
\end{aligned}$$

Если мы сможем показать, что $\mathcal{I}_{\text{cert}}(n, \delta, k, tid, \mathbf{a}, \mathbf{t})$ выполняется, то утверждение теоремы верно по лемме 12. Таким образом нам нужно проверить следующее

утверждение:

$$\begin{aligned}
& \mathbf{a}^{\text{init}} \xrightarrow[\text{ARM}]{}^* \mathbf{a} \wedge \\
& \mathbf{t.path} \leq \mathit{path}_{\text{next-last}} \wedge (n = \text{length}(\mathit{path}_{\text{next-last}}) - \text{length}(\mathbf{t.path})) \wedge \\
& (\forall \mathit{path}' \geq \mathbf{t.path}, \delta(\mathit{path}') = \perp) \wedge \\
& (\forall \mathit{path}'', \mathit{path}', \mathit{st}_{\text{read}}. \\
& \quad \mathit{path}'' \geq \mathit{path}' \geq \mathbf{t.path} \wedge \mathit{tape}(\mathit{path}') = \mathbf{R} \mathit{st}_{\text{read}} \wedge \mathit{st}_{\text{read}} \neq \text{sat com } _ \Rightarrow \\
& \quad \mathit{tape}(\mathit{path}'') \neq \mathbf{F} _ _) \wedge \\
& (\forall \mathit{path}'. \mathbf{t.path} \leq \mathit{path}' < \mathit{path}_{\text{next-last}} \Rightarrow \\
& \quad (\text{Prog}(\mathit{tid})[\mathit{path}'.\text{last}] \in \{\text{“if } _ \text{ goto } _”, \text{“fence}(_)\text{”}\} \Rightarrow \mathit{tape}(\mathit{path}') \text{ завершен}) \wedge \\
& \quad \mathit{tape}(\mathit{path}') \text{ имеет полностью определённый адрес} \wedge \\
& \quad \neg \text{Prog}(\mathit{tid})[\mathit{path}'.\text{last}] = \text{“fence}(\text{sy})\text{”}) \wedge \\
& (\mathit{tid}, \mathbf{a}, \mathbf{t}) \in \mathcal{I}_{\text{mem-1-com-cert}} \cap \mathcal{I}_{\text{mem-2-cert}} \cap \mathcal{I}_{\text{state-cert}} \cap \mathcal{I}_{\text{write-rel-cert}} \cap \mathcal{I}_{\text{view-write-cert}} \wedge \\
& (\delta, \mathit{tid}, \mathbf{a}, \mathbf{t}) \in \mathcal{I}_{\text{mem-1-tid-cert}} \cap \mathcal{I}_{\delta\text{-con-1}} \cap \mathcal{I}_{\delta\text{-con-2}} \cap \mathcal{I}_{\text{view-read-cert}} \wedge \\
& (\delta, \mathit{tid}, \mathbf{a}) \in \mathcal{I}_{\delta\text{-con-3}} \cap \mathcal{I}_{\delta\text{-con-4}}.
\end{aligned}$$

Первые три конъюнкта очевидно выполняются. Четвертый конъюнкт выполняется в силу ограничений перехода **Завершение барьера** машины ARMv8 POP. Пятый конъюнкт выполняется по ограничениям перехода **Завершение записи** машины ARMv8 POP и истинности утверждения $\mathcal{I}_{\text{com-sy}}(\mathbf{a}, \mathbf{p})$.

Утверждения $(\delta, \mathit{tid}, \mathbf{a}) \in \mathcal{I}_{\delta\text{-con-3}} \cap \mathcal{I}_{\delta\text{-con-4}}$ и $(\delta, \mathit{tid}, \mathbf{a}, \mathbf{t}) \in \mathcal{I}_{\delta\text{-con-1}} \cap \mathcal{I}_{\delta\text{-con-2}} \cap \mathcal{I}_{\text{mem-1-tid-cert}}$ верны, поскольку $\delta = \lambda \mathit{path}. \perp$ является нигде не определённой функцией. Утверждение $(\delta, \mathit{tid}, \mathbf{a}, \mathbf{t}) \in \mathcal{I}_{\text{view-read-cert}}$ верно, поскольку $\delta = \lambda \mathit{path}. \perp$ и выполняется теорема 4.

Утверждение $(\mathit{tid}, \mathbf{a}, \mathbf{t}) \in \mathcal{I}_{\text{mem-1-com-cert}} \cap \mathcal{I}_{\text{mem-2-cert}} \cap \mathcal{I}_{\text{state-cert}}$ непосредственно следует из $(\mathbf{a}, \mathbf{p}) \in \mathcal{I}_{\text{mem1}} \cap \mathcal{I}_{\text{mem2}} \cap \mathcal{I}_{\text{state}}$. Утверждение $(\mathit{tid}, \mathbf{a}, \mathbf{t}) \in \mathcal{I}_{\text{write-rel-cert}} \cap \mathcal{I}_{\text{view-write-cert}}$ следует из $(\mathbf{a}, \mathbf{p}) \in \mathcal{I}_{\text{view}}$ и того, что все экземпляры чтения, предшествующие завершённой экземпляру барьера, также являются завершёнными по свойствам модели ARMv8 POP. \square

Приложение Г. Представление программ

Г.1 Помеченная система переходов

Первым шагом для построения по программе помеченной системы переходов является генерация всех возможных *путей* (*Path*) исполнения, каждый из которых является списком меток:

$$\begin{aligned} Path &::= List\ Label \\ Label &::= R(\ell, v) \mid W(\ell, v) \mid F(fmod) \mid \varepsilon \end{aligned}$$

Далее по множеству путей строится конечный автомат, принимающий упомянутые пути.

Функция построения путей `cmds-to-lbls` использует вспомогательную функцию `inst-to-lbl`, которая принимает список инструкций потока *ilist*, указатель на текущую инструкцию *pos* и состояние локальных переменных *st*:

$$\text{cmds-to-lbls} : \text{cmds} \rightarrow \mathbb{P}(Path)$$

$$\text{cmds-to-lbls } ilist = \text{inst-to-lbl } ilist\ 0\ (\lambda reg.0)$$

$$\text{inst-to-lbl} : \text{cmds} \rightarrow \mathbb{N} \rightarrow (Reg \rightarrow \mathbb{N}) \rightarrow \mathbb{P}(Path)$$

$$\text{inst-to-lbl } ilist\ pos\ st \triangleq$$

$$\underline{\text{if}}\ pos < 0 \mid \mid\ pos > \text{length}(ilist)\ \underline{\text{then}}\ \{\}\}$$

else

match *ilist*[*pos*] **with**

$$\mid \text{“nop”} \rightarrow \text{inst-to-lbl } ilist\ (pos + 1)\ st$$

$$\mid \text{“reg := [expr]”} \rightarrow$$

$$\{R(\llbracket expr \rrbracket^{st}, v) : l \mid \forall v \in Val, l \in \text{inst-to-lbl } ilist\ (pos + 1)\ st[reg \mapsto v]\}$$

$$\mid \text{“reg := expr”} \rightarrow \text{inst-to-lbl } (pos + 1)\ st[reg \mapsto \llbracket expr \rrbracket^{st}]$$

$$\mid \text{“[expr}_0\] := expr}_1\text{”} \rightarrow$$

$$\{W(\llbracket expr_0 \rrbracket^{st}, \llbracket expr_1 \rrbracket^{st}) : l \mid \forall l \in \text{inst-to-lbl } ilist\ (pos + 1)\ st\}$$

$$\mid \text{“fence(fmod)”} \rightarrow \{F(fmod) : l \mid \forall l \in \text{inst-to-lbl } ilist\ (pos + 1)\ st\}$$

$$\mid \text{“if expr goto k”} \rightarrow \mathbf{let\ step} \triangleq \underline{\text{if}}\ \llbracket expr \rrbracket^{st}\ \underline{\text{then}}\ k\ \underline{\text{else}}\ 1\ \mathbf{in}$$

$$\text{inst-to-lbl } (pos + step)\ st$$

Важно отметить, что каждый поток (в обещающей машине) имеет свою систему переходов, которая представляет программу этого потока и, соответственно, строится с помощью функции `cmds-to-lbls`.

Г.2 Предзапуски

Для построения по программе ARM-согласованных исполнений стандартно используется следующая схема [65]. В начале по программе строятся *предзапуски* — графы исполнений, в которых определена только часть нужных отношений между событиями, а именно отношения порядка po и зависимостей по данным $data$, управлению $ctrl$ и адресу $addr$.

$$\text{PreExecs} \triangleq \mathbb{P}(\langle \text{set} : \mathbb{P}(E), \text{lab} : \text{set} \rightarrow \text{Label}, \\ po : \mathbb{P}(\text{set} \times \text{set}), \text{ctrl} : \mathbb{P}(\text{set} \times \text{set}), \text{addr} : \mathbb{P}(\text{set} \times \text{set}), \text{data} : \mathbb{P}(\text{set} \times \text{set}) \rangle)$$

При этом для каждой инструкции чтения генерируется столько вариантов соответствующего события, сколько существует возможных значений соответствующего типа данных. Далее для каждого предзапуска недетерминированно выбираются отношения mo и rf таким образом, чтобы получалось ARM-согласованное исполнение. Важно отметить, что не для всех предзапусков существуют подходящие mo и rf .

Функция построения предзапусков по списку команд потока `cmds-to-vertices` использует вспомогательную функцию `inst-to-vertex`, которая принимает список инструкций потока $ilist$, указатель на текущую инструкцию pos , состояние локальных переменных st и отношение зависимости локальной переменной от сгенерированного события dep . Последний параметр нужен для отношений зависимости.

$$\begin{aligned} \text{cmds-to-vertices} &: \text{cmds} \rightarrow \text{PreExecs} \\ \text{cmds-to-vertices } ilist &\triangleq \text{inst-to-vertex } ilist \ 0 \ (\lambda \text{reg}.0) \ \emptyset \end{aligned}$$

$\text{inst-to-vertex} : \text{cmds} \rightarrow \mathbb{N} \rightarrow (\text{Reg} \rightarrow \mathbb{N}) \rightarrow \mathbb{P}(\text{Reg} \times E) \rightarrow \text{PreExecs}$

$\text{inst-to-vertex } \text{ilist } \text{pos } \text{st } \text{dep} \triangleq$

if $\text{pos} < 0 \parallel \text{pos} > \text{length}(\text{ilist})$ then $\{\langle \emptyset, \perp, \emptyset, \emptyset, \emptyset, \emptyset \rangle\}$

else

let $a \triangleq \text{fresh-vertex}$ **in**

match $\text{ilist}[\text{pos}]$ **with**

| “nop” $\rightarrow \text{inst-to-vertex } \text{ilist } (\text{pos} + 1) \text{ st } \text{dep}$

| “reg := [expr]” \rightarrow

let $\text{dep}' \triangleq (\text{dep} \setminus \{\text{reg}\} \times E) \cup \{\langle \text{reg}, a \rangle\}$ **in**

let $\ell \triangleq \llbracket \text{expr} \rrbracket^{\text{st}}$ **in**

let $\text{addr}' \triangleq \text{codom}(\llbracket \text{regs}(\text{expr}) \rrbracket; \text{dep}) \times \{a\}$ **in**

$\{\langle \text{set} \cup \{a\}, \text{lab}[a \mapsto \text{R}(\ell, v)], \text{po} \cup \{a\} \times \text{set}, \text{ctrl}, \text{addr} \cup \text{addr}', \text{data} \rangle \mid \forall v \in \text{Val},$
 $\langle \text{set}, \text{lab}, \text{po}, \text{ctrl}, \text{addr}, \text{data} \rangle \in \text{inst-to-vertex } \text{ilist } (\text{pos} + 1) \text{ st}[\text{reg} \mapsto v] \text{ dep}'\}$

| “reg := expr” \rightarrow

let $\text{dep}' \triangleq (\text{dep} \setminus \{\text{reg}\} \times E) \cup \{\text{reg}\} \times \text{regs}(\text{expr})$ **in**

$\text{inst-to-vertex } \text{ilist } (\text{pos} + 1) \text{ st}[\text{reg} \mapsto \llbracket \text{expr} \rrbracket^{\text{st}}] \text{ dep}'$

| “[expr_0] := expr_1 ” \rightarrow

let $\ell \triangleq \llbracket \text{expr}_0 \rrbracket^{\text{st}}$ **in**

let $v \triangleq \llbracket \text{expr}_1 \rrbracket^{\text{st}}$ **in**

let $\text{addr}' \triangleq \text{codom}(\llbracket \text{regs}(\text{expr}_0) \rrbracket; \text{dep}) \times \{a\}$ **in**

let $\text{data}' \triangleq \text{codom}(\llbracket \text{regs}(\text{expr}_1) \rrbracket; \text{dep}) \times \{a\}$ **in**

$\{\langle \text{set} \cup \{a\}, \text{lab}[a \mapsto \text{W}(\ell, v)], \text{po} \cup \{a\} \times \text{set}, \text{ctrl}, \text{addr} \cup \text{addr}', \text{data} \cup \text{data}' \rangle \mid$
 $\langle \text{set}, \text{lab}, \text{po}, \text{ctrl}, \text{addr}, \text{data} \rangle \in \text{inst-to-vertex } \text{ilist } (\text{pos} + 1) \text{ st } \text{dep}\}$

| “fence($f\text{mod}$)” \rightarrow

$\{\langle \text{set} \cup \{a\}, \text{lab}[a \mapsto \text{F}(f\text{mod})], \text{po} \cup \{a\} \times \text{set}, \text{ctrl}, \text{addr}, \text{data} \rangle \mid$

$\langle \text{set}, \text{lab}, \text{po}, \text{ctrl}, \text{addr}, \text{data} \rangle \in \text{inst-to-vertex } \text{ilist } (\text{pos} + 1) \text{ st } \text{dep}\}$

| “if expr goto k ” \rightarrow

let $\text{step} \triangleq \text{if } \llbracket \text{expr} \rrbracket^{\text{st}} \text{ then } k \text{ else } 1$ **in**

let $\text{dver} \triangleq \text{codom}(\llbracket \text{regs}(\text{expr}) \rrbracket; \text{dep})$ **in**

$\{\langle \text{set}, \text{lab}, \text{po}, \text{ctrl} \cup \text{dver} \times \text{set}, \text{addr}, \text{data} \rangle \mid$

$\langle \text{set}, \text{lab}, \text{po}, \text{ctrl}, \text{addr}, \text{data} \rangle \in \text{inst-to-vertex } \text{ilist } (\text{pos} + \text{step}) \text{ st } \text{dep}\}$

В определении функции `inst-to-vertex` используется вспомогательная функция `regs`, которая по выражению вычисляет множество регистров, от которых это выражение зависит.

$$\begin{aligned} \text{regs} &: \mathbf{e} \rightarrow \mathbb{P}(\text{Reg}) \\ \text{regs } e &\triangleq \\ &\mathbf{match } e \mathbf{ with} \\ &| \ell \mid v \rightarrow \emptyset \\ &| \text{reg} \rightarrow \{\text{reg}\} \\ &| \text{uop } \text{expr} \rightarrow \text{regs } \text{expr} \\ &| \text{bop } \text{expr}_0 \text{ expr}_1 \rightarrow (\text{regs } \text{expr}_0) \cup (\text{regs } \text{expr}_1) \end{aligned}$$

Как было отмечено выше, функция `cmds-to-vertices` строит предзапуски только одного потока. Для того, чтобы получить предзапуск всей программы, предзапуски потоков программы должны быть покомпонентно объединены, а также в каждый получившийся предзапуск должны быть добавлены события инициализирующей записи:

$$\begin{aligned} \text{prog-to-vertex} &: \text{Prog} \rightarrow \text{PreExecs} \\ \text{prog-to-vertex } \text{Prog} &\triangleq \\ &\mathbf{let } E(\text{tid}) \triangleq \text{cmds-to-vertices } \text{Prog}(\text{tid}) \mathbf{ in} \\ &\mathbf{let } P \triangleq \{ \langle \bigcup_{\text{tid} \in \text{dom}(\text{Prog})} \text{pe}_{\text{tid}}.\text{set}, \bigcup_{\text{tid} \in \text{dom}(\text{Prog})} \text{pe}_{\text{tid}}.\text{lab}, \bigcup_{\text{tid} \in \text{dom}(\text{Prog})} \text{pe}_{\text{tid}}.\text{po}, \\ &\quad \bigcup_{\text{tid} \in \text{dom}(\text{Prog})} \text{pe}_{\text{tid}}.\text{ctrl}, \bigcup_{\text{tid} \in \text{dom}(\text{Prog})} \text{pe}_{\text{tid}}.\text{addr}, \bigcup_{\text{tid} \in \text{dom}(\text{Prog})} \text{pe}_{\text{tid}}.\text{data} \rangle \\ &\quad | \text{tid} \in \text{dom}(\text{Prog}), \text{pe}_{\text{tid}} \in E(\text{tid}) \} \mathbf{ in} \\ &\mathbf{let } E_{\text{init}}, \text{lab}_{\text{init}} \triangleq \{ e_{\ell}, [e_{\ell} \mapsto \mathbb{W}(\ell, 0)] \mid \ell \in \text{Loc} \} \mathbf{ in} \\ &\mathbf{let } \text{lab}' \triangleq \bigsqcup \text{lab}_{\text{init}} \mathbf{ in} \\ &\{ \langle \text{set} \cup E_{\text{init}}, \text{lab} \sqcup \text{lab}', \text{po} \cup (E_{\text{init}} \times \text{set}), \text{ctrl}, \text{addr}, \text{data} \rangle \\ &\quad | \langle \text{set}, \text{lab}, \text{po}, \text{ctrl}, \text{addr}, \text{data} \rangle \in P \} \end{aligned}$$

Г.3 Связь между системой переходов и предзапусками

Для того, чтобы определить связь между системой переходов, на которой строится исполнение потока обещающей модели, и предзапуска потока в модели ARMv8.3, мы вводим отношение \approx :

$$\begin{aligned} \approx &: \text{Label}_{\text{Promise}} \rightarrow \text{Label}_{\text{ARM}} \rightarrow \text{Boolean} \\ \text{lbl}_{\text{Promise}} \approx \text{lbl}_{\text{ARM}} &\triangleq \\ &\mathbf{match } \text{lbl}_{\text{Promise}}, \text{lbl}_{\text{ARM}} \mathbf{ with} \\ &| \text{R}(\ell, v), \text{R}(\ell, v) \mid \text{W}(\ell, v), \text{W}(\ell, v) \\ &| \text{F}(\text{rel}), \text{F}(\text{sy}) \mid \text{F}(\text{acq}), \text{F}(\text{ld}) \rightarrow \text{true} \\ &| _, _ \rightarrow \text{false} \end{aligned}$$

Это отношение, по сути, является отношением компиляции. Так, оно связывает метки переходов чтения и записи с событиями чтения и записи, только если они имеют одинаковые параметры: целевую локацию и значение. Кроме того, отношение \approx связывает метку высвобождающего барьера $F(\text{rel})$ с событием полного барьера $F(\text{sy})$, а приобретающего барьера $F(\text{acq})$ — с событием ld -барьера.

Теорема 8. Для любого события из предзапуска, построенного по списку инструкций cmds , существует путь в системе переходов, построенной по cmds , который имеет эквивалентный событию переход. Кроме того, верно и обратное: для любого перехода некоторого пути в системе переходов, построенной по cmds , существует предзапуск cmds и событие в нём, эквивалентное этому переходу.

$\forall \text{cmds}.$

$(\forall \langle \text{set}, \text{lbl}, \text{po}, _, _, _ \rangle \in \text{cmds-to-vertices } \text{cmds}.$

$\exists \text{path} \in \text{cmds-to-lbls } \text{cmds}[\text{tid}]. \forall n \in \mathbb{N}, a \in \text{nth } \text{po } n.$

$\exists k \in \mathbb{N}. \text{path}[n + k] \approx \text{lbl } a) \wedge$

$(\forall \text{path} \in \text{cmds-to-lbls } \text{cmds}.$

$\exists \langle \text{set}, \text{lbl}, \text{po}, _, _, _ \rangle \in \text{cmds-to-vertices } \text{cmds}. \forall n \in \mathbb{N}.$

$\text{path}[n] \neq \varepsilon \Rightarrow \exists k \in \mathbb{N}, a \in \text{nth } \text{po } (n - k). \text{path}[n] \approx \text{lbl } a).$

Теорема тривиальным образом обобщается на случай программ, т.е. функций, которые по идентификатору потока возвращают его список инструкций.

В формулировке теоремы 8 присутствует функция nth , которая по бинарному отношению rel и натуральному числу n возвращает множество элементов из области определения rel , до которых в rel существует путь длины n , но не $n + 1$:

$$\text{nth} : \{A : \text{Set}\} \rightarrow \mathbb{P}(A \times A) \rightarrow \mathbb{N} \rightarrow \mathbb{P}(A)$$

$$\text{nth } \text{rel } n \triangleq \text{codom}(\text{rel}^n) \setminus \text{codom}(\text{rel}^{n+1}).$$

Доказательство теоремы 8. Верно по определению функций cmds-to-lbls и cmds-to-vertices . □

Приложение Д. Доказательство леммы о шаге симуляции обещающей модели и обхода сценария ARMv8.3

Лемма 11. Пусть для некоторых конфигураций обхода $\langle C, I \rangle$ и $\langle C', I' \rangle$ сценария G , а также некоторого состояния обещающей машины $\langle \mathcal{TS}, M \rangle$ выполняется $G \vdash \langle C, I \rangle \rightarrow_{\text{TC}} \langle C', I' \rangle$ и $\mathcal{I}(C, I, \mathcal{TS}, M)$. Тогда существуют такие \mathcal{TS}' и M' , что $\langle \mathcal{TS}, M \rangle \xrightarrow[\text{Promise}]{}^+ \langle \mathcal{TS}', M' \rangle$ и $\mathcal{I}(C', I', \mathcal{TS}', M')$.

Доказательство. Существует два варианта: $G \vdash C, I \rightarrow_{\text{TC}} \langle C', I' \rangle$ соответствует покрытию или выпуску некоторого события $e \in E$. Введем обозначения $tid \triangleq \text{tid}(e)$ и $\langle \sigma, \mathcal{V}, \text{promises} \rangle \triangleq \mathcal{TS}(tid)$. Начнем с рассмотрения варианта, когда $G \vdash C, I \rightarrow_{\text{TC}} \langle C', I' \rangle$ соответствует выпуску события записи e .

Выпуск события e . Из определения \rightarrow_{TC} следует, что $C' = C, I' = I \cup \{e\}$ и $e \in \text{Issuable}(G, C, I) \setminus I$. Введем обозначения:

$$\begin{aligned} \ell, v, \tau &\triangleq \text{loc}(e), \text{val}_w(e), T(e) \\ mview &\triangleq [\ell@ \tau] \sqcup \mathcal{V}.rel \\ msg &\triangleq \langle \ell : v@ \tau, mview \rangle \end{aligned}$$

Мы знаем, что в M нету сообщения для локации ℓ с меткой времени τ , т.к. функция T выдает уникальные для одной локации метки времени для событий записи ($\text{correct-tmap}(G, T)$), и у каждого сообщения из M существует соответствующее ему сообщение в I ($\mathcal{I}_{\text{mem2}}(C, I, M)$).

$$\begin{aligned} M', \text{promises}' &\triangleq M \cup \{msg\}, \text{promises} \cup \{msg\} \\ \mathcal{TS}' &\triangleq \mathcal{TS}[tid \mapsto \langle \sigma, \mathcal{V}, \text{promises}' \rangle] \end{aligned}$$

$mview \in M'$, т.к. $[\ell@ \tau] \in M'$ и $\mathcal{V}.rel \in M$. Таким образом $\langle \langle \sigma, \mathcal{V}, \text{promises} \rangle, M \rangle \rightsquigarrow_{\text{Promise } tid} \langle \langle \sigma, \mathcal{V}, \text{promises}' \rangle, M' \rangle$ выполняется. Осталось проверить, что $\mathcal{I}(C, I', \mathcal{TS}', M')$ выполняется.

– $\mathcal{I}_{\text{mem1}}(C, I', \mathcal{TS}', M') \wedge \mathcal{I}_{\text{mem2}}(C, I', M')$:

Единственным нетривиальным утверждением, которое нужно проверить, является $mview \leq \text{dom-view}(msg\text{-rel}; [e])$. По определению, $mview = [\ell@ \tau] \sqcup \mathcal{V}.rel$ $[\ell@ \tau] = [\text{loc}(e)@ T(e)] \leq \text{dom-view}(msg\text{-rel}; [e])$, т.к. $\langle e, e \rangle \in msg\text{-rel}$. Из $\mathcal{I}_{\text{view}}(C, \mathcal{TS})$ следует $\mathcal{V}.rel \leq \text{dom-view}(rel\text{-rel}; [e'])$, где $e' \in \text{Next}(G, C)$ и $\text{tid}(e') = \text{tid}(e)$. Т.к. $e \notin C$ и по определению Next , $\langle e', e \rangle \in \text{po}^?$. Из определения $rel\text{-rel}$ и $msg\text{-rel}$ следует

$\text{rel-rel}; [e']; \text{po}^?; [e] \subseteq \text{msg-rel}; [e]$. Утверждение выполняется, т.к. $\mathcal{V}.\text{rel} \leq \text{dom-view}(\text{rel-rel}; \text{po}; [e'])$.

- $\mathcal{I}_{\text{view-rel}}(\mathcal{TS}')$: выполняется по $\mathcal{I}_{\text{view-rel}}(\mathcal{TS})$ и определениям $mview$ и \mathcal{TS}' .
- $\mathcal{I}_{\text{view}}(C, \mathcal{TS}')$: т.к. $\forall tid. \mathcal{TS}'(tid).\mathcal{V} = \mathcal{TS}(tid).\mathcal{V}$ и $\mathcal{I}_{\text{view}}(C, \mathcal{TS})$, инвариант выполняется.
- $\mathcal{I}_{\text{state}}(C, \mathcal{TS}')$: следует из того, что $\mathcal{I}_{\text{state}}(C, \mathcal{TS})$ выполняется и, для любого tid , $\mathcal{TS}(tid).\sigma = \mathcal{TS}'(tid).\sigma$.

Покрытие события e . В этом случае $C' = C \cup \{e\}$, $I' = I$. Т.к. $\mathcal{I}_{\text{state}}(C, \mathcal{TS})$ выполняется, существуют такие t и σ' , что $t \approx \text{lab}(e)$. Рассмотрим варианты e .

- $e \in F(1d)$. В этом случае $\text{label}(t) = F$ асқ по $\mathcal{I}_{\text{state}}(C, \mathcal{TS})$.

$$\begin{aligned} \mathcal{V}' &\triangleq \langle \mathcal{V}.\text{acq}, \mathcal{V}.\text{acq}, \mathcal{V}.\text{rel} \rangle \\ \mathcal{TS}', M' &\triangleq \mathcal{TS}[tid \mapsto \langle \sigma', \mathcal{V}', \text{promises} \rangle], M \end{aligned}$$

Проверим, что $\mathcal{I}(C', I, \mathcal{TS}', M)$ выполняется.

- $\mathcal{I}_{\text{mem1}}(C', I, \mathcal{TS}', M) \wedge \mathcal{I}_{\text{mem2}}(C', I, M)$: выполняется, т.к. $e \notin W$ и $\mathcal{I}(C, I, \mathcal{TS}, M)$ выполняется.
- $\mathcal{I}_{\text{view-rel}}(\mathcal{TS}')$: выполняется, т.к. $\mathcal{I}_{\text{view-rel}}(\mathcal{TS})$ выполняется и $\mathcal{TS}'(tid).\{\mathcal{V}.\text{rel}, \text{promises}\} = \mathcal{TS}(tid).\{\mathcal{V}.\text{rel}, \text{promises}\}$.
- $\mathcal{I}_{\text{view}}(C', \mathcal{TS}')$:

$$\begin{aligned} \forall e' \in \text{Next}(G, C'). \mathbf{let} \langle \text{cur}, \text{acq}, \text{rel} \rangle \triangleq \mathcal{TS}'(\text{tid}(e')).\mathcal{V} \mathbf{in} \\ \text{cur} \leq \text{dom-view}(\text{cur-rel}; [e']) \wedge \\ \text{acq} \leq \text{dom-view}(\text{acq-rel}; [e']) \wedge \\ \text{rel} \leq \text{dom-view}(\text{rel-rel}; [e']). \end{aligned}$$

Зафиксируем e' . Если $\text{tid}(e') \neq tid$, то утверждение следует из $\mathcal{I}_{\text{view}}(C, \mathcal{TS})$. Предположим, что $\text{tid}(e') = tid$. Тогда $\text{po}|_{\text{imm}}(e, e')$, т.к. $e \in \text{Next}(G, C)$. Мы знаем, что $\mathcal{V}.\text{acq} \leq \text{dom-view}(\text{acq-rel}; \text{po}; [e])$, т.к. $\mathcal{I}_{\text{view}}(C, \mathcal{TS})$ выполняется. Нам нужно показать, что

$$\begin{aligned} \mathcal{V}.\text{acq} &\leq \text{dom-view}(\text{cur-rel}; [e']) \wedge \\ \mathcal{V}.\text{acq} &\leq \text{dom-view}(\text{acq-rel}; [e']) \wedge \\ \mathcal{V}.\text{rel} &\leq \text{dom-view}(\text{rel-rel}; [e']). \end{aligned}$$

Т.к. $\text{dom}(\text{acq-rel}; [e]) \subseteq \text{dom}(\text{acq-rel}; [e'])$ и $\text{acq-rel}; [e]; \text{po}; [e] \subseteq \text{cur-rel}; [e']$, утверждение выполняется.

- $\mathcal{I}_{\text{state}}(C', \mathcal{TS}')$: очевидно следует из $\mathcal{I}_{\text{state}}(C, \mathcal{TS})$ и определений C', \mathcal{TS}' .
- $e \in \mathbb{F}(\text{sy})$. В этом случае $\text{label}(t) = F \text{ rel}$ по $\mathcal{I}_{\text{state}}(C, \mathcal{TS})$.

$$\begin{aligned}\mathcal{V}' &\triangleq \langle \text{cur}, \text{acq}, \text{cur} \rangle \\ \mathcal{TS}' &\triangleq \mathcal{TS}[tid \mapsto \langle \sigma', \mathcal{V}', \text{promises} \rangle] \\ M' &\triangleq M\end{aligned}$$

Не существует $w \in I$ такого, что $\text{po}(e, w)$. Иначе не это противоречило бы $w \in \text{Issuable}(G, C, I)$ по лемме 9 Из этого следует, что не существует $w \in I \setminus C$ такого, что $\text{tid}(w) = tid$, и $\text{promises} = \emptyset$ по $\mathcal{I}_{\text{mem1}}(C, I, \mathcal{TS}, M)$. Проверим $\mathcal{I}(C', I, \mathcal{TS}', M)$.

- $\mathcal{I}_{\text{mem1}}(C', I, \mathcal{TS}', M) \wedge \mathcal{I}_{\text{mem2}}(C', I, M)$: выполняется, т.к. $e \notin \mathbb{W}$ и $\mathcal{I}(C, I, \mathcal{TS}, M)$ выполняется.
- $\mathcal{I}_{\text{view-rel}}(\mathcal{TS}')$:
Зафиксируем поток tid' . Если $tid' \neq tid$, то утверждение выполняется по $\mathcal{I}_{\text{view-rel}}(\mathcal{TS})$. Если $tid' = tid$, то утверждение выполняется, т.к. $\mathcal{TS}'(tid).\text{promises} = \mathcal{TS}(tid).\text{promises} = \emptyset$.
- $\mathcal{I}_{\text{view}}(C', \mathcal{TS}')$:

$$\begin{aligned}\forall e' \in \text{Next}(G, C'). \text{ let } \langle \text{cur}, \text{acq}, \text{rel} \rangle &\triangleq \mathcal{TS}'(\text{tid}(e')). \mathcal{V} \text{ in} \\ \text{cur} &\leq \text{dom-view}(\text{cur-rel}; [e']) \wedge \\ \text{acq} &\leq \text{dom-view}(\text{acq-rel}; [e']) \wedge \\ \text{rel} &\leq \text{dom-view}(\text{rel-rel}; [e']).\end{aligned}$$

Зафиксируем e' . Если $\text{tid}(e') \neq tid$, то утверждение следует из $\mathcal{I}_{\text{view}}(C, \mathcal{TS})$. Если $\text{tid}(e') = tid$, то $\text{po}|_{\text{imm}}(e, e')$, т.к. $e \in \text{Next}(G, C)$. Нам нужно показать, что

$$\begin{aligned}\mathcal{V}.\text{cur} &\leq \text{dom-view}(\text{cur-rel}; [e']) \wedge \\ \mathcal{V}.\text{acq} &\leq \text{dom-view}(\text{acq-rel}; [e']) \wedge \\ \mathcal{V}.\text{cur} &\leq \text{dom-view}(\text{rel-rel}; [e']).\end{aligned}$$

Т.к. $\text{dom}(\text{cur-rel}; [e]) \subseteq \text{dom}(\text{cur-rel}; [e'])$ и $\text{rel-rel}; [e]; \text{po}; [e'] \subseteq \text{cur-rel}; [e']$, утверждение выполняется.

- $\mathcal{I}_{\text{state}}(C', \mathcal{TS}')$: очевидно следует из $\mathcal{I}_{\text{state}}(C, \mathcal{TS})$ и определений C', \mathcal{TS}' .

– $e \in R$. В этом случае $\text{label}(t) = R(\ell, v)$ по $\mathcal{I}_{\text{state}}(C, \mathcal{TS})$.

$$\begin{aligned} \ell, v &\triangleq \text{loc}(e), \text{val}_r(e) \\ \sigma, \mathcal{V}, \text{promises} &\triangleq \mathcal{TS}(tid) \end{aligned}$$

Т.к. $e \in R \cap \text{Coverable}(G, C, I)$ из определения \rightarrow_{TC} , существует событие записи $w \in I \cap \text{dom}(\text{rf}; [e])$. По $\mathcal{I}_{\text{mem1}}(C, I, \mathcal{TS}, M)$ существует фронт view такой, что $\text{msg} \triangleq \langle \ell : v@T(w), \text{view} \rangle \in M$. $\mathcal{V}.\text{cur} \leq T(w)$ по лемме 15.

$$\begin{aligned} \mathcal{V}' &\triangleq \langle \mathcal{V}.\text{cur} \sqcup [\ell@T(w)], \mathcal{V}.\text{acq} \sqcup \text{view}, \mathcal{V}.\text{rel} \rangle \\ \mathcal{TS}' &\triangleq \mathcal{TS}[tid \mapsto \langle \sigma', \mathcal{V}', \text{promises} \rangle] \end{aligned}$$

Нужно проверить $\mathcal{I}(C', I, \mathcal{TS}', M)$.

- $\mathcal{I}_{\text{mem1}}(C', I, \mathcal{TS}', M) \wedge \mathcal{I}_{\text{mem2}}(C', I, M)$: выполняется, т.к. $e \notin W$ и $\mathcal{I}(C, I, \mathcal{TS}, M)$ выполняется.
- $\mathcal{I}_{\text{view-rel}}(\mathcal{TS}')$: выполняется, т.к. $\mathcal{I}_{\text{view-rel}}(\mathcal{TS})$ выполняется и $\mathcal{TS}'(tid).\{\mathcal{V}.\text{rel}, \text{promises}\} = \mathcal{TS}(tid).\{\mathcal{V}.\text{rel}, \text{promises}\}$.
- $\mathcal{I}_{\text{view}}(C', \mathcal{TS}')$:

$$\begin{aligned} \forall e' \in \text{Next}(G, C'). \mathbf{let} \langle \text{cur}, \text{acq}, \text{rel} \rangle &\triangleq \mathcal{TS}'(\text{tid}(e')).\mathcal{V} \mathbf{in} \\ \text{cur} &\leq \text{dom-view}(\text{cur-rel}; [e']) \wedge \\ \text{acq} &\leq \text{dom-view}(\text{acq-rel}; [e']) \wedge \\ \text{rel} &\leq \text{dom-view}(\text{rel-rel}; [e']). \end{aligned}$$

Зафиксируем e' . Если $\text{tid}(e') \neq tid$, то утверждение следует из $\mathcal{I}_{\text{view}}(C, \mathcal{TS})$. Предположим, что $\text{tid}(e') = tid$. Тогда $\rho \circ |_{\text{imm}}(e, e')$, т.к. $e \in \text{Next}(G, C)$. Нам нужно показать, что

$$\begin{aligned} \mathcal{V}.\text{cur} \sqcup [\ell@T(w)] &\leq \text{dom-view}(\text{cur-rel}; [e']) \wedge \\ \mathcal{V}.\text{acq} \sqcup \text{view} &\leq \text{dom-view}(\text{acq-rel}; [e']) \wedge \\ \mathcal{V}.\text{rel} &\leq \text{dom-view}(\text{rel-rel}; [e']). \end{aligned}$$

Т.к. $\langle w, e' \rangle \in \text{cur-rel}$, $[\ell@T(w)] \leq \text{dom-view}(\text{cur-rel}; [e'])$. Из $\mathcal{I}_{\text{view-rel}}(\mathcal{TS})$ следует, что $\text{view} = [\ell@T(w)] \sqcup \mathcal{TS}(\text{tid}(w)).\mathcal{V}.\text{rel}$. Т.к. $\langle w, e' \rangle \in \text{acq-rel}$, $[\ell@T(w)] \leq \text{dom-view}(\text{acq-rel}; [e'])$. Т.к. $\mathcal{TS}(\text{tid}(w)).\mathcal{V}.\text{rel} \leq \text{dom-view}(\text{rel-rel}; [w])$ и $\text{dom}(\text{rel-rel}; [w]) \subseteq \text{dom}(\text{acq-rel}; [e'])$, утверждение выполняется.

- $\mathcal{I}_{\text{state}}(C', \mathcal{TS}')$: очевидно следует из $\mathcal{I}_{\text{state}}(C, \mathcal{TS})$ и определений C', \mathcal{TS}' .

– $e \in \mathbb{W}$. В этом случае $\text{label}(t) = W(\ell, v)$ по $\mathcal{I}_{\text{state}}(C, \mathcal{TS})$.

$$\begin{aligned} \ell, v, \tau &\triangleq \text{loc}(e), \text{val}_w(e), T(e) \\ \langle \sigma, \mathcal{V}, \text{promises} \rangle &\triangleq \mathcal{TS}(tid) \\ \langle \text{cur}, \text{acq}, \text{rel} \rangle &\triangleq \mathcal{V}. \end{aligned}$$

$e \in I$, т.е. $e \in \mathbb{W} \cap \text{Coverable}(G, C, I)$. Из $\mathcal{I}_{\text{mem1}}(C, I, \mathcal{TS}, M)$ следует, что существует $view$ такое, что $msg \triangleq \langle \ell : v@_\tau, view \rangle \in M$. $\text{cur}(\ell) < \tau$ следует по лемме 15.

$$\begin{aligned} \text{cur}', \text{acq}' &\triangleq \text{cur} \sqcup [\ell@_\tau], \text{acq} \sqcup [\ell@_\tau] \\ \mathcal{V}' &\triangleq \langle \text{cur}', \text{acq}', \text{rel} \rangle \\ \mathcal{TS}' &\triangleq \mathcal{TS}[tid \mapsto \langle \sigma', \mathcal{V}', \text{promises} \setminus msg \rangle] \end{aligned}$$

$view = \text{rel}$ по $\mathcal{I}_{\text{view-rel}}(\mathcal{TS})$.

Нужно проверить $\mathcal{I}(C', I, \mathcal{TS}', M)$.

- $\mathcal{I}_{\text{mem1}}(C', I, \mathcal{TS}', M) \wedge \mathcal{I}_{\text{mem2}}(C', I, M)$: выполняется, т.к. мы добавили e во множество покрытых событий и убрали msg из множества обещанных сообщений потока tid .
- $\mathcal{I}_{\text{view-rel}}(\mathcal{TS}')$: выполняется, т.к. $\mathcal{I}_{\text{view-rel}}(\mathcal{TS})$ выполняется, $\mathcal{TS}'(tid).\mathcal{V}.\text{rel} = \mathcal{TS}(tid).\mathcal{V}.\text{rel}$ и $\mathcal{TS}'(tid).\text{promises} \subseteq \mathcal{TS}(tid).\text{promises}$.
- $\mathcal{I}_{\text{view}}(C', \mathcal{TS}')$:

$$\begin{aligned} \forall e' \in \text{Next}(G, C'). \text{ let } \langle \text{cur}, \text{acq}, \text{rel} \rangle &\triangleq \mathcal{TS}'(\text{tid}(e')).\mathcal{V} \text{ in} \\ \text{cur} &\leq \text{dom-view}(\text{cur-rel}; [e']) \wedge \\ \text{acq} &\leq \text{dom-view}(\text{acq-rel}; [e']) \wedge \\ \text{rel} &\leq \text{dom-view}(\text{rel-rel}; [e']). \end{aligned}$$

Зафиксируем e' . Если $\text{tid}(e') \neq tid$, то утверждение следует из $\mathcal{I}_{\text{view}}(C, \mathcal{TS})$. Предположим, что $\text{tid}(e') = tid$. Тогда $e \circ|_{\text{imm}}(e, e')$, т.к. $e \in \text{Next}(G, C)$. Нам нужно показать, что

$$\begin{aligned} \mathcal{V}.\text{cur} \sqcup [\ell@_\tau] &\leq \text{dom-view}(\text{cur-rel}; [e']) \wedge \\ \mathcal{V}.\text{acq} \sqcup [\ell@_\tau] &\leq \text{dom-view}(\text{acq-rel}; [e']) \wedge \\ \mathcal{V}.\text{rel} &\leq \text{dom-view}(\text{rel-rel}; [e']). \end{aligned}$$

Т.к. $\langle w, e' \rangle \in \text{cur-rel} \subseteq \text{acq-rel}$, $[\ell@_\tau] \leq \text{dom-view}(\text{cur-rel}; [e']) \leq \text{dom-view}(\text{acq-rel}; [e'])$.

- $\mathcal{I}_{\text{state}}(C', \mathcal{TS}')$: очевидно следует из $\mathcal{I}_{\text{state}}(C, \mathcal{TS})$ и определений C', \mathcal{TS}' .

□

Лемма 15. Для любой локации ℓ выполняется $[\mathbb{W}_\ell]; \text{cur-rel}; [\mathbb{W}_\ell] \subseteq \text{mo}$.

Доказательство. Зафиксируем $\langle w, w' \rangle \in [\mathbb{W}_\ell]; \text{cur-rel}; [\mathbb{W}_\ell]$. Тогда по определению mo , либо $\text{mo}(w, w')$, либо $\text{mo}(w', w)$. Если выполняется первое, то выполняется утверждение. Пусть выполняется второе.

$$\begin{aligned} & [\mathbb{W}_\ell]; \text{cur-rel}; [\mathbb{W}_\ell] = \\ & [\mathbb{W}_\ell]; \text{rf}^?; (\text{po} \cup \text{sw})^+; [\mathbb{W}_\ell] = \\ & \quad (\text{по транзитивности po и определению sw}) \\ & [\mathbb{W}_\ell]; \text{rf}^?; \text{po}; (\text{sw}; \text{po})^*; [\mathbb{W}_\ell] = \\ & [\mathbb{W}_\ell]; \text{rf}^?; \text{po}; [\mathbb{W}_\ell] \cup \\ & [\mathbb{W}_\ell]; \text{rfe}^?; \text{po}; (\text{sw}; \text{po})^+; [\mathbb{W}_\ell] \cup \end{aligned}$$

$\langle w, w' \rangle \notin [\mathbb{W}_\ell]; \text{rf}^?; \text{po}; [\mathbb{W}_\ell]$, т.к. $\langle w', w \rangle \in \text{mo}$ и выполняется INTERNAL.

Введем вспомогательное отношение $\text{eord} \triangleq (\text{obs} \cup \text{dob} \cup \text{bob})^+$, которое антирефлексивно по определению ARM-согласованности (EXTERNAL). Из определений отношений следует, что $\text{po}^?; \text{sw}; \text{po} \subseteq \text{bob}^?; \text{bob} \cup \text{bob}^?; \text{bob}; \text{rfe}; \text{bob} \subseteq \text{eord}$. По транзитивности eord , $\langle w, w' \rangle \in \text{eord}$.

Мы знаем, что $\langle w', w \rangle \in \text{mo}$. Существует два варианта: $\langle w', w \rangle \in \text{moe}$ или $\langle w', w \rangle \in \text{moi}$. Первый вариант противоречит ацикличности eord , т.к. $\text{moe} \subseteq \text{obs}$. Опровергнем второй вариант, показав, что $(\text{eord} \cup \text{moi})^+ = (\text{obs} \cup \text{dob} \cup \text{bob} \cup \text{moi})^+$ антирефлексивно.

Предположим обратное и рассмотрим цикл минимальной длины, в котором точно есть moi по антирефлексивности eord . Рассмотрим предыдущее ребро цикла, которое мы обозначим r , и покажем, что во всех случаях цикл можно укоротить.

- Если $r \in \text{moi}$, то цикл может быть укорочен, т.к. $\text{moi}; \text{moi} \subseteq \text{moi}$.
- Если $r \in \text{obs} = \text{rfe} \cup \text{rbe} \cup \text{moe}$, то нужно рассмотреть три варианта. Поскольку $\text{rfe}; \text{moi} = \emptyset$, то r не может быть из отношения rfe . В двух других случаях цикл может быть укорочен, т.к. $\text{rbe}; \text{moi} \subseteq \text{rbe}$, и $\text{moe}; \text{moi} \subseteq \text{moe}$.
- Если $r \in \text{bob}$, то цикл может быть укорочен, поскольку $\text{po}; \text{moi} \subseteq \text{po}$.
- Если $r \in \text{dob}$, то цикл может быть укорочен:

- $\text{addr}; \text{po}^?; \text{moi} \subseteq \text{dob}$,
- $\text{data}; \text{moi} \subseteq \text{dob}$,
- $(\text{addr} \cup \text{data}); \text{rfi}; \text{moi} = \emptyset$,
- $(\text{ctrl} \cup \text{data}); [\text{W}]; \text{moi}^?; \text{moi} \subseteq \text{dob}$.

□